Verilog hdl程序 Verilog hdl程序
上传时间： 2017-01-29
上传用户：rocketrevenge
Verilog hdl 华为入门教程.pdf 内部资料
上传时间： 2013-12-19
上传用户：坏坏的华仔
Verilog hdl语言设计的交通灯设计
上传时间： 2017-02-02
上传用户：671145514
能算出CRC32 Data width 32 bit 的hdl
上传时间： 2014-01-27
上传用户：lijianyu172
用verilog hdl实现I2C Master Controller 的设计，包括主程序设计和测试程序设计
标签： Controller verilog Master hdl
上传时间： 2014-01-04
上传用户：tonyshao
What is Verilog? ➥ Verilog hdl is a Hardware Description Language (hdl) ➥ Verilog hdl allows describe designs at a high level of abstraction as well as the lower implementation levels ➥ Primary use of hdls is the simulation of designs ➥ Verilog is a discrete event time simulator What is VeriWell? ➥ VeriWell is a comprehensive implementation of Verilog hdl
标签： Verilog hdl 10149 Description
上传时间： 2017-02-18
上传用户：
Advanced hdl Design Training On Xilinx FPGA
标签： Advanced Training Design Xilinx
上传时间： 2014-01-10
上传用户：hoperingcong
此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog hdl语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰，保证通信的可靠性！
上传时间： 2017-02-20
上传用户：集美慧
用Verilog hdl 实现时钟(时和分)
上传时间： 2013-12-26
上传用户：Amygdala
Verilog hdl 在QUARTUS II下的编译和仿真顺序
上传时间： 2014-01-14
上传用户：aix008
