虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

fp系列

  • Blackfin系列DSP原理与系统设计

    bf系列开发必备资料

    标签: Blackfin DSP 系统设计

    上传时间: 2014-12-28

    上传用户:穿着衣服的大卫

  • 赛灵思spartan6系列FPGA片内资源设计指导

    赛灵思spartan6系列FPGA片内资源设计指导

    标签: spartan6 FPGA 赛灵思 资源

    上传时间: 2013-10-28

    上传用户:hahayou

  • Arria V系列 FPGA芯片白皮书(英文)

      Arria V系列 FPGA芯片基本描述   (1)28nm FPGA,在成本、功耗和性能上达到均衡;   (2)包括低功耗6G和10G串行收发器;   (3)总功耗比6G Arria II FPGA低40%;   (4)丰富的硬核IP模块,提高了集成度   (5)目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。

    标签: Arria FPGA V系列 芯片

    上传时间: 2013-10-26

    上传用户:wsq921779565

  • 全新赛灵思(Xilinx)FPGA 7系列芯片精彩剖析

        全新赛灵思(Xilinx)FPGA 7系列芯片精彩剖析:赛灵思的最新7系列FPGA芯片包括3个子系列,Artix-7、 Kintex-7和Virtex-7。在介绍芯片之前,先看看三个子系列芯片的介绍表,如下表1所示:   表1 全新Xilinx FPGA 7系列子系列介绍表   (1) Artix-7 FPGA系列——业界最低功耗和最低成本   通过表1我们不难得出以下结论: 与上一代 FPGA相比,其功耗降低了50%,成本削减了35%,性能提高30%,占用面积缩减了50%,赛灵思FPGA芯片在升级中,功耗和性能平衡得非常好。

    标签: Xilinx FPGA 赛灵思 系列芯片

    上传时间: 2013-10-27

    上传用户:comer1123

  • xilinx公司的7系列FPGA应用指南

       本文是关于 xilinx公司的7系列FPGA应用指南。 xilinx公司的7系列FPGA包括3个子系列,Artix-7、 Kintex-7和Virtex-7。本资料就是对这3各系列芯片的介绍。    下表是xilinx公司的7系列FPGA芯片容量对比表

    标签: xilinx FPGA 应用指南

    上传时间: 2013-11-19

    上传用户:31633073

  • 赛灵思ZYNQ-7000EPP系列开辟新型器件先河

    赛灵思ZYNQ-7000EPP系列开辟新型器件先河

    标签: ZYNQ 7000 EPP 赛灵思

    上传时间: 2013-10-22

    上传用户:eastgan

  • 赛灵思如何让7系列FPGA的功耗减半

    赛灵思采用专为 FPGA 定制的芯片制造工艺和创新型统一架构,让 7 系列 FPGA 的功耗较前一代器件降低一半以上。

    标签: FPGA 赛灵思 功耗

    上传时间: 2013-11-18

    上传用户:liaofamous

  • 降低赛灵思28nm 7系列FPGA的功耗

    本白皮书介绍了有关赛灵思 28 nm 7 系列 FPGA 功耗的几个方面,其中包括台积电 28nm高介电层金属闸 (HKMG) 高性能低功耗(28nm HPL 或 28 HPL)工艺的选择。

    标签: FPGA 28 nm 赛灵思

    上传时间: 2013-10-27

    上传用户:giraffe

  • WP245 - 使用Virtex-5系列FPGA获得更高系统性能

    Virtex™-5 器件包括基于第二代高级硅片组合模块 (ASMBL™) 列架构的多平台 FPGA 系列。集成了为获得最佳性能、更高集成度和更低功耗设计的若干新型架构元件,Virtex-5 器件达到了比以往更高的系统性能水平。

    标签: Virtex FPGA 245 WP

    上传时间: 2013-10-29

    上传用户:long14578

  • XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

    XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    标签: XAPP FPGA Bank 520

    上传时间: 2013-11-19

    上传用户:yyyyyyyyyy