his packet is a IS-95 baseband simulation for 1 data channel of 9.6 KBps rate. The simulation is written for static channel and AWGN noise. The packet include: 1) Packet Builder (Viterbi Encoding, Interleaver, PN generation) 2) Modulator (RRC filter) 3) Demodulator (Matched Filter, RAKE receiver) 4) Receiver (HD or SD) (Deinterleaver, Viterbi Decoder). You should run "Simulation.m" function that include all modules.
标签： simulation baseband channel packet
上传时间： 2013-12-23
上传用户：zhangyigenius
一、综述 3 1.1. 建设背景 3 1.2. 系统建设的必要性 6 1.3. 系统建设目标 9 二、需求及技术可行性分析 11 2.1. 用户需求分析 11 2.2. 技术可行性分析 13 2.2.1. Internet信息服务 13 2.2.2. 地理信息系统(GIS) 15 2.2.3. 基于WEB的地理信息系统 18 2.2.4. 推荐的技术、应用和营运策略 19 三、系统总体设计 21 3.1. 系统目标和设计原则 21 3.1.1. 系统目标 21 3.1.2. 设计原则 22 3.2. 系统分析 24 3.2.1. 网络基础设施分析 24 3.2.2. 基于WEB的GIS技术分析 25 3.3. 系统功能 27 3.3.1. 系统功能层次结构 28 3.3.2. 用户端功能设计 29
上传时间： 2014-09-02
上传用户：huannan88
Jaoso新闻文章发布系统 0.9.1final 程序架构: Struts+Spring+Hibernate 主要功能： ·新闻采用在线编辑器,可以象使用word一样编辑新闻,可简繁体互换 ·可web上传图片,新闻内其它网站图片自动下载 ·无限级目录分类 ·可设头条新闻和图片新闻 ·新闻点评功能，可自由发表评论 ·权限管理可以任意设置角色\权限 ·采用MVC模式显示与逻辑分离,方便修改页面显示效果 ·支持多界面风格,只需增加相应的风格包(目前有11种风格) ·支持国际化多语言,只需要增加响应语言包(目前支持简\繁\英) ·支持多种数据库,目前测试过的数据库(Oracle,SqlServer,Mysql) ·支持全文索引,检索速度更快更准确 ·支持rss新闻聚合 ·自带留言本<br> 版权所有：边缘孤客 程序制作：边缘孤客 Contact 联系方法 -------------------------------------------------------------------------------- 技术支持： edgeloner@163.com QQ:1521331 官方站点 http://www.jaoso.com http://www.jaoso.net
标签： Hibernate Struts Spring Jaoso
上传时间： 2013-12-18
上传用户：familiarsmile
linux RED HAT 9 从入门到精通书籍
上传时间： 2014-10-27
上传用户：彭玖华
CCS调试实验文件夹下共有9个文件夹，使用时先将以下所有文件夹拷贝到ti\myprojects下。 一、Hello1 CCS使用实验 二、Volume1 CCS使用实验 三、chenfa 小数乘法实验 四、chufa 小数除法实验 五、Diir IIR滤波器实验 六、Fir FIR滤波器实验 七、Fft0 ffT程序实验 八、Sinbo 信号产生实验 九、LMS 自适应滤波器实验
上传时间： 2015-09-12
上传用户：cxl274287265
算法包括:1.二分法求解 2.牛顿法求解 3.高斯消去法求解 4.雅可比迭代法求解 5.拉格朗日插值 6.牛顿插值 7.最小二乘法拟合 8.龙贝格方法计算积分 9.欧拉方法求解初值问题
上传时间： 2014-01-16
上传用户：SimonQQ
基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真 9.1.10 可编程单脉冲发生器的硬件实现 9.1.11 关于电路设计中常用的几个有关名词
标签： Verilog-HDL 9.1 功能描述
上传时间： 2015-09-16
上传用户：chfanjiang
基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2.5 task的使用方法 9.2.6 for循环语句的使用方法 9.2.7 二进制数转换BCD码的硬件实现 9.2.8 可编程单脉冲发生器与显示单元的接口 9.2.9 具有LCD显示单元的可编程单脉冲发生器的硬件实现 9.2.10 编译指令-"文件包含"处理的使用方法
标签： Verilog-HDL LCD 9.2 显示单元
上传时间： 2014-06-23
上传用户：xc216
基于Verilog-HDL的硬件电路的实现 9.3 脉冲计数与显示 9.3.1 脉冲计数器的工作原理 9.3.2 计数模块的设计与实现 9.3.3 parameter的使用方法 9.3.4 repeat循环语句的使用方法 9.3.5 系统函数$random的使用方法 9.3.6 脉冲计数器的Verilog-HDL描述 9.3.7 特定脉冲序列的发生 9.3.8 脉冲计数器的硬件实现
标签： Verilog-HDL parameter 9.3 硬件电路
上传时间： 2013-12-14
上传用户：jeffery
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示 9.4.1 脉冲频率的测量原理 9.4.2 频率计的工作原理 9.4.3 频率测量模块的设计与实现 9.4.4 while循环语句的使用方法 9.4.5 门控信号发生模块的设计与实现 9.4.6 频率计的Verilog-HDL描述 9.4.7 频率计的硬件实现
标签： Verilog-HDL 9.4 脉冲 频率
上传时间： 2013-12-01
上传用户：frank1234
