作者：何亮，刘扬论文摘要：氮 化 镓 (G a N )材 料 具 有 优 异 的 物 理 特 性 ，非 常 适 合 于 制 作 高 温 、高 速 和 大 功 率 电 子 器 件 ，具 有 十 分 广 阔 的 市场前景 。 S i衬 底 上 G a N 基 功 率 开 关 器 件 是 目 前 的 主 流 技 术 路 线 ，其 中 结 型 栅 结 构 （p 型 栅 ）和 共 源 共 栅 级 联 结 构 (C asco de)的 常 关 型 器 件 已 经 逐 步 实 现 产 业 化 ，并 在 通 用 电 源 及 光 伏 逆 变 等 领 域 得 到 应 用 。但 是 鉴 于 以 上 两 种 器 件 结 构 存 在 的 缺 点 ，业 界 更 加 期 待 能 更 充 分 发 挥 G a N 性能的 “ 真 ” 常 关 M 0 S F E T 器件。而 GaN M 0 S F E T 器件的全面实用 化 ，仍 然 面 临 着 在 材 料 外 延 方 面 和 器 件 稳 定 性 方 面 的 挑 战 。
上传时间： 2021-12-08
上传用户：XuVshu
摘# 要：设计和制作了一款&& ?G（!& )*）液晶电视用4F9 背光源。模拟出4F9 的光学分布，以此为基础模拟出4F9 阵列的光强和颜色分布，得到适合的背光源厚度尺寸。在实际制作中，采用高效的驱动电路对4F9 阵列进行驱动，利用铝制散热片为背光源提供必须的散热。测试的结果，在整体背光源功耗为"$% M 时，中心亮度达到"D DE% ?6 N G!，均匀度为CO@ " P，色彩还原性达到=QR’ 标准"%! P，远远超过’’S4 背光源的A% P。
上传时间： 2021-12-09
上传用户：
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上传时间： 2021-12-18
上传用户：
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;assign vga_out_hs = video_hs;assign vga_out_vs = video_vs;assign vga_out_r = video_r[7:3]; //discard low bit dataassign vga_out_g = video_g[7:2]; //discard low bit dataassign vga_out_b = video_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0(clk), .c0(video_clk));color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b));endmodule
标签： fpga vga显示 verilog quartus
上传时间： 2021-12-19
上传用户：kingwide
Storage Cathode-Ray Tubes and Circuits by Chuck DeVere (z-lib.org).pdf
标签： 阴极射线管
上传时间： 2022-01-16
上传用户：
Util para programar en plc SIEMENS enlazado con FactoryI/OFactory I/O es un software para automatización en tiempo real donde se puede construir y simular sistemas industriales y utilizarlos con las tecnologías de automatización más comunes. Esta simulación es totalmente interactiva e incluye gráficos de alta calidad y sonido, proporcionando un entorno realista industrial.Factory I/O utiliza una tecnología innovadora que permite una creación fácil y rápida de los sistemas industriales en 3D con solo arrastrar y soltar. Cualquiera de los sistemas construidos se pueden controlar en tiempo real mediante la conexión de Factory I/O y equipos externos como PLC´s, microcontroladores, FPGA, etc.Factory I/O es una valiosa herramienta de enseñanza para la formación de futuros técnicos e ingenieros en varios programas y cursos tales como automatización industrial, Mecatrónica, Ingeniería Eléctrica, Ingeniería Mecánica, Instrumentación y muchos más.Plantillas para Tia PortalTenga en cuenta que debe utilizar un proyecto de plantilla de TIA Portal al conectarse a S7-PLCSIM v13-16. La E / S de Factory IO no podrá comunicarse con S7-PLCSIM de lo contrario.
上传时间： 2022-01-30
上传用户：
基于传感器和模糊规则的机器人在动态障碍环境中的智能运动控制基于传感器和模糊规则的机器人在动态障碍环境中的智能运动控制 oIlI～0(、r> 王 敏 金·波斯科 黄心汉 ，O、l、L (华i 面面辜写j幕．武汉，43074) ＼I。L上、o 捌要：提出了一种基于传感器和模糊规则的智能机器人运动规划方法 ．该方法运用了基于调和函数分析的人 工势能 场原 理 ．采用模糊规则 可减少推导势能函数所 必须的计算 ，同时给机器人伺服 系统发 出指令 ，使它能够 自动 地寻找通向目标的路径．提出的方法具有简单、快速的特点，而且能对 n自由度机械手的整个手臂实现最碰．建立 在非线性机器人动力学之上的整 个闭环系统和模糊控制器 的稳定性 由李雅普诺 夫原理 保证 ．仿真结 果证明 了该方 法 的有效性 ，通 过比较分析显示 出文 中所提 出的最障算法的优越性 ． 美t词：基于传感器的机器人运动控制；模糊规则；人工势能场；动态避障；机器人操作手 1 叫哑oducd0n R。boIsarewjdelyusedfor诅sb inchasma~ia]b柚· 血 ， spot ： ng， spray Ijl岫 1g， mech卸icaland elec咖 icas搴enlb1y，ma al埘 IIovaland wa时 cut· ring 咖 ． ofsuch tasks_堋 llldea pri|柚ary ptd 眦 of 她 ar0botto e oncpositiontoanother withoutbur叩inginto anyobstacles． s 曲km，de． notedasthefDbotm ∞ pJan，liDgp∞ 舶1，hasbeen the倒 娜bj0ct锄l哪gIeseat℃ll∞ ． Every method o0血∞rI1ing 如b0tmotionplanninghas itsownadv∞ngesandapplicationdoma~ asweftasits di戤ldvaIIta麟 and constr~dnts． Therefore it would be ratherdifficulteithertoc0Ⅱ】paremethodsorton~ vate thechoio~ofan dl0‘iupon othP~s． 0州 d眦 ：1999—07—29；Revised~ ：2000一∞ 一丝 In conU~astto many n~ hods，rob
上传时间： 2022-02-15
上传用户：
P P I I CK I I T T3 3 使用 说明--- - 连机 、 脱 机操作试用 MPLAB IDE 软件一 、 P P I I C CK K I I T3 接 口说 明, , 硬 件 二 、 P P I I C CK K I I T3 连 接 电脑 MPL L AB I I DE 联机三 、 联机四 、联机读芯片程序五 、 脱机 烧写 调试
上传时间： 2022-03-24
上传用户：
近距电能传输——高效安全近距电能传输一般基于电磁感应原理进行。在此技术基础上，当接收器邻近发射器时才会进行电能传输。电磁感应技术的历史长达百年，多年米一直应用于各类电子产品中—如此普及全因其简单、高效以及安全技术概览以下将为你简要介绍无线电能传输技术。System Overview(Communication)Receiver sends messagesTo provide control information to the transmitterBy load modulation on the power signaTransmitter receives messagesTo receive control information frorn the recelverBy de-modulation of the reflected loadPower Pick Up( Receiver)Secondary coil (L Serial resonance capacitor (C) for efficient power transfer Parallel resonance capacitor(C, )for detection purposes Rectifier: full bridge(diode, or switched)+ capacitor Output switch for(dis)connecting the loadReceiver modulates load by Switching modulation resistor(R,n),or Switching modulation capacitor(Ca)Transmitter de-modulates reflected load by Sensing pnmary coil curent (p)and/o Sensing primary coil voltage (V,
上传时间： 2022-03-31
上传用户：
为了提高超高频RFID系统中阅读器在低信噪比的情况下仍具有较高的识别能力,提出一种基于FPGA系统结合软件无线电方法实现超高频RFID射频前端电路方案。超高频射频识别系统必须符合EPC Class 1generation 2标准,所设计的电路系统以Xilinx公司的XC6SLX16-2CSG324FPGA芯片为硬件基础,将数字基带调制解调和中频滤波电路在FPGA系统中设计实现,重点阐述了射频前端电路的设计结构、AD/DA转换电路,以及数字滤波器的设计。实验结果表明,所设计的超高频RFID阅读器简化了前端电路系统结构,提升了稳定性,增强了抗干扰能力。该电路系统在信噪比较低的情况下,能够较好地实现915MHz频率的射频接收和发送。In order to improve the reader UHF RFID system still has a higher ability to identify,in the case of low signal-to-noise ratio.The UHF RFID systems must comply with EPC Class 1 generation 2 standard.In this paper,the design of the circuit system based on Xilinx＇s XC6SLX16-2CSG324 FPGA chip,and presents UHF RFID RF front-end circuit with software radio based on FPGA system.Digital baseband modem and IF filter circuit is designed and implemented in the FPGA system,and focused on designing the structure of the RF front-end circuit,AD/DA conversion circuits,and digital filter.Experimental results show that the UHF RFID reader de...
标签： 915mhz 超高频 rfid 阅读 射频 前端 电路 设计
上传时间： 2022-04-17
上传用户：shjgzh
