ddr 技术资料

This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Ra…

The Virtex-4 features, such as the programmable IDELAY and built-in FIFO support, simplifythe bridging of a high-speed, PCI-X core…

厂商把产品命名为DDR3-1600，则意味着该厂商将规定该SDRAM器件的峰值传输速率定为1，600MT/s。虽然这些器件确实能够达到所规定的传输速率，但在实际工作负载情况下却不能持续保持该速率。原因在于行地址冲突、数据总线转换损耗、写恢复等都会降低器件的峰值…

ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）

基于VHDL编写的DDR-SDRAM控制器的编程，目前是业界常用的RAM控制器

使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器

嵌入式DDR（Double Data Rate，双数据速率）设计是含DDR的嵌入式硬件设计中最重要和最核心的部分。

DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M

用allegro画的ddr存储器电路。六层板设计，很好的参考资料

DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的