DDR RAM控制器的VHDL源码, 实现平台是Lattice FPGA
DDR RAM控制器的VHDL源码, 实现平台是Lattice FPGA...
DDR RAM控制器的VHDL源码, 实现平台是Lattice FPGA...
该文档为基于FPGA的DDR3SDRAM控制器设计及实现总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………...
DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外,大量的嵌入式系统也纷纷采用DDR2内存,越来越多的SoC系统芯片中会集成有DDR2接口模块。因此,设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上,设计出DDR2控制器的整体架...
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M...
关于DDR,DDR2,DDR3和MMC的标准规范。...