DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M...
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M...
利用v4fpga实现sdram ddr控制器设计,很详细的,很实用的资料...
DDR控制器 已通过FPGA 验证 大家不要错过哦...
基于FPGA的DDR控制器设计这是一份非常不错的资料,欢迎下载,希望对您有帮助!...
一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了与之配套的DDR控制器程序!...
DDR(双速率)SDRAM控制器参考设计,xilinx提供...
DDR RAM控制器的VHDL源码,实现平台是Lattice FPGA,功能验证通过...
ISE MIG1.6 生成的DDR SDRAM控制器代码(含TESHBENCH)...
基于FPGA 实现DDR SDRAM的控制器...
DDR SRAM控制器的verilog完整设计文档(包含有完整的verilog源代码),...