CRC HDL是循环冗余校验算法在硬件描述语言中的实现,广泛应用于数据通信与存储领域以确保信息传输的准确性。通过本页面提供的1633个精选资源,您将深入了解如何利用VHDL或Verilog高效构建可靠的CRC检查器与生成器,适用于网络协议、嵌入式系统及FPGA设计等多个场景。无论您是初学者还是经验丰富的工程师,这里都有助于提升您的技能,优化项目性能。立即探索,开启您的专业成长之旅!
Verilog HDL源码,显示器段数码管数字累加,测试通过...
📅
👤 Breathe0125
字节型CRC校验
采用verilog语言设计...
📅
👤 小眼睛LSL
Verilog HDL下的4 位数字频率计控制模块源代码...
📅
👤 ainimao
16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器!...
📅
👤 moshushi0009
altera 公司内部PWM的HDL及驱动代码...
📅
👤 diets