Verilog HDL源码,显示器段数码管数字累加,测试通过
标签: Verilog HDL 源码
上传时间: 2016-11-23
上传用户:Breathe0125
字节型CRC校验 采用verilog语言设计
标签: verilog CRC 字节 语言
上传时间: 2013-12-09
上传用户:小眼睛LSL
Verilog HDL下的4 位数字频率计控制模块源代码
标签: Verilog HDL 数字频率计 控制模块
上传时间: 2016-11-25
上传用户:ainimao
16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器!
标签: VERILOG FIR HDL 滤波器
上传时间: 2016-11-26
上传用户:moshushi0009
altera 公司内部PWM的HDL及驱动代码
标签: altera PWM HDL 驱动
上传时间: 2013-12-04
上传用户:diets
本程序是在传输流传输过程中对节目时钟字段进行检测与修改,采用Verilog HDL 语言进行编程。
标签: Verilog HDL 程序 传输流
上传时间: 2013-12-27
上传用户:s363994250
verilog HDL example .many module .
标签: verilog example module many
上传时间: 2014-06-10
crc 校验,vhdl源码,经仿真能正常运行,供大家参考
标签: crc
上传时间: 2014-01-18
上传用户:shawvi
CRC 校验源码分析文档
标签: CRC 校验源码 分 文档
上传时间: 2016-12-03
上传用户:fandeshun
CRC检测的工具,简单实用,做数据传输时用的着
标签: CRC 检测
上传时间: 2016-12-05
上传用户:wanghui2438