crc-16 数据冗余校验,C语言代码.
上传时间： 2013-12-30
上传用户：cc1915
eeprom的Verilog HDL源代码，含eeprom的读写！Quartus II5.0平台测试通过！
上传时间： 2013-12-19
上传用户：BOBOniu
在exe指定位置写入EXE的CRC校验值
上传时间： 2016-04-08
上传用户：Altman
crc算法c＋＋实现源代码老外写的 附demo
上传时间： 2016-04-11
上传用户：xauthu
4 digital LED dynamic display的Verilog HDL源代码，它能动态的显示4位数，为FPGA 的DEBUG 提供便利，非常经典，简单易懂，并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现，好的行为模型就应该大家分享。
标签： digital Verilog dynamic display
上传时间： 2016-04-12
上传用户：坏天使kk
VerilogHDL硬件描述语言(简单的Verilog HDL语法
标签： VerilogHDL Verilog HDL 硬件描述语言
上传时间： 2016-04-12
上传用户：xuan‘nian
循环冗余校验CRC (Cyclic Redundancy Check)码是由分组线性码的分支而来，其主要应用是二元码字。编码简单且误判概率很低，在通信系统中得到了广泛的应用。循环冗余校验码是属于分组码中的一类重要的线性码，它不仅在理论上具有很好的代数结构，而且其编码和译码可以通过线性移位寄存器很容易地实现。 通过对CRC的分析和基于MATLAB工具的仿真，充分证明了CRC的检错能力很强，编码简单。
标签： Redundancy Cyclic Check CRC
上传时间： 2016-04-13
上传用户：watch100
CRC校验串行实现方法,verilog源码,利用反馈线性移位寄存器的方法,实现简单,适用于串行通信协议中的CRC校验.
上传时间： 2014-11-24
上传用户：朗朗乾坤
CRC校验并行实现,Verilog源码.8位数据输入,实现速度快,适用与各种类型的器件.
上传时间： 2016-04-13
上传用户：标点符号
这是一个用DELPHI实现的CRC32位校验的小程序,各位可以用来进行CRC校验.
上传时间： 2016-04-16
上传用户：咔乐坞
