crc hdl

PCI express CRC rtl core for Fpga/asic Designer

PCI express CRC rtl core for Fpga/asic Designer

标签： Designer express Fpga core

上传时间： 2016-03-06

上传用户：franktu
这是一个matlab编写的CRC冗余校验编解码程序

这是一个matlab编写的CRC冗余校验编解码程序，里面采用了美国通用的16位CRC交验多项式，

标签： matlab CRC 编写冗余

上传时间： 2016-03-08

上传用户：pompey
Vlerilog HDL高级数字设计源码

Vlerilog HDL高级数字设计源码，有兴趣者可以来看看，保证是完整版

标签： Vlerilog HDL 数字设计源码

上传时间： 2013-12-29

上传用户：ynzfm
verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。

verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。

标签： verilog fpga 7865 hdl

上传时间： 2016-03-09

上传用户：希酱大魔王
《设计与验证Verilog HDL》光盘内容

《设计与验证Verilog HDL》光盘内容

标签： Verilog HDL 光盘

上传时间： 2013-12-02

上传用户：z754970244
针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DS

针对多DSP 共享总线的通用信号处理板卡, 介绍了基于PCI9054 和CPCI 总线的接口设计, 分析了通用WDM总线驱动程序的开发。采用Verilog HDL 用CPLD 设计控制时序实现了DSP 和 CPCI 总线桥接器PCI9054 之间的普通传输和高速DMA 传输。驱动程序采用DriverWorks 和Windows 驱动开发包DDK 进行开发, 具有很好的通用性和可移植性。

标签： Verilog 9054 CPCI CPLD

上传时间： 2013-12-24

上传用户：tedo811
同步FIFO( Verilog HDL )

同步FIFO( Verilog HDL )

标签： Verilog FIFO HDL

上传时间： 2013-12-20

上传用户：源码3
含有Des,CRC等的C原程序,可编译成动态库使用.

含有Des,CRC等的C原程序,可编译成动态库使用.

标签： Des CRC 程序动态

上传时间： 2016-03-11

上传用户：jennyzai
简单的cpu 设计用hdl语句设计能实现基本的功能

简单的cpu 设计用hdl语句设计能实现基本的功能

标签： cpu hdl

上传时间： 2014-01-22

上传用户：bruce5996
硬件描述语言verilog HDL语法讲解

硬件描述语言verilog HDL语法讲解，附实例，该教程通俗易懂。

标签： verilog HDL 硬件描述语言

上传时间： 2014-12-08

上传用户：yt1993410