用protel99制作印刷电路版的基本流程
上传时间： 2013-11-09
上传用户：Andy123456
用PROTEL99SE布线的基本流程
上传时间： 2013-10-29
上传用户：realabc
《Protel99SE电路设计与仿真》 第1章 概述第2章 设计与绘制电路原理图第3章 Sch元件图形的绘制第4章 电路原理图的常用处理技术第5章 设计印制电路板图PCB第6章 PCB的自动化设计第7章 Protel 99 SE电路设计仿真第8章 PCB信号完整性分析第9章 实验指导附录一 Protel 99 SE电路设计仿真实例
上传时间： 2013-11-19
上传用户：253189838
手机PCB之PROTEL设计图纸
上传时间： 2013-11-22
上传用户：boyaboy
Protel的应用
标签： Protel
上传时间： 2014-01-26
上传用户：cc1915
本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点，Steve Golson's 1994 paper, "State Machine Design Techniques for Verilog and VHDL" [1], is agreat paper on state machine design using Verilog, VHDL and Synopsys tools. Steve's paper alsooffers in-depth background concerning the origin of specific state machine types.This paper, "State Machine Coding Styles for Synthesis," details additional insights into statemachine design including coding style approaches and a few additional tricks.
标签： Synthesis Machine Coding Styles
上传时间： 2013-10-15
上传用户：dancnc
本文详细讨论了VHDL语句对PLD设计的影响和设计经验，经典文章，值得仔细阅读消化。,PLD Programming Using VHDL
标签： Programming Using VHDL PLD
上传时间： 2013-11-16
上传用户：teddysha
本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.
标签： Verilog verilog System VHDL
上传时间： 2013-10-16
上传用户：牛布牛
本文讨论了如何设计有效的testbench，适合刚接触testbench不久的用户阅读提高 （xilinx公司编写）
标签： Testbenches Efficient Writing
上传时间： 2013-10-18
上传用户：xiaodu1124
这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴意义
标签： Synthesis Coding Styles Guide
上传时间： 2014-12-23
上传用户：huql11633
