源码文件
USE WORK.ALL; LIBRARY IEEE; USE IEEE.std_logic_1164.all; ENTITY shifter IS GENERIC ( Size: INTEGER ); PORT ( A …
barrel-shifter 源代码
barrel-shifter，一种高效的数据移位电路设计，在数字信号处理、微处理器架构及嵌入式系统中广泛应用。通过灵活配置，它能够快速实现数据的左移或右移操作，极大提升了计算效率与灵活性。对于致力于优化算法性能、提升硬件处理速度的电子工程师而言，掌握barrel-shifter的…
收录资源 323 份
全站深度检索
共匹配 323 份工程资源
· 第 15 / 33 页
源码文件
library verilog; use verilog.vl_types.all; entity shifter is port( seri_in : in vl_logic; clk …
源码文件
-- Description : right shifts a 64 bit value i places library IEEE; library work; use IEEE.STD_LOGIC_1164.ALL; use IEEE.ST…
源码文件
-- ----------------------------------------------------------- -- -- Additional material to the book -- Modeling and Simulation f…
源码文件
library IEEE; use IEEE.std_logic_1164.all; entity shifter is port ( clk, rst: in std_logic; shiftEn,shiftIn: std_logic; …
源码文件
--************VHDL******************** -- Module : 4-bit register -- Name : register.vhd -- Purpose: architecture of 4bit reg…
源码文件
module shifter(din,clk,clr,dout); input din,clk,clr; output[7:0] dout; reg[7:0] dout; always @(posedge clk) begin if (clr)…
源码文件
module shifter(din,clk,clr,dout); input din,clk,clr; output[7:0] dout; reg[7:0] dout; always @(posedge clk) begin if (clr)…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity shifter is port ( clk :in std_logi…
源码文件
module shifter(in,clock,reset,out); input in,clock,reset; output [7:0] out; reg [7:0] out; always@(posedge clock) beg…