源码文件
-- Conditional Signal Assignment -- download from: www.pld.com.cn & www.fpga.com.cn Library IEEE ; use IEEE.std_logic_1164.a…
architecture 源代码
探索ARCHITECTURE技术的精髓，这里汇聚了346个精选资源，涵盖从基础架构设计到高级系统集成的全方位知识。无论是嵌入式系统、微处理器架构还是SoC设计，您都能找到详尽的技术文档与案例研究。适用于硬件开发、软件优化及跨平台项目，助力工程师掌握核心技能，提升产品性能与创新力。…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 43 / 50 页
源码文件
-- Conversion Function -- download from: www.pld.com.cn & www.fpga.com.cn LIBRARY ieee; USE ieee.std_logic_1164.all; USE ie…
源码文件
Release 6.3i - xst G.35 Copyright (c) 1995-2004 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
Release 6.3i - xst G.35 Copyright (c) 1995-2004 Xilinx, Inc. All rights reserved. --> Parameter TMPDIR set to __projnav CPU : 0.0…
源码文件
compxlib.log: compxlib Program Version 6.3i, Xilinx Inc Source Tools => [using user specified simulator path (-p) value] out…
源码文件
# do selwave.ado # ** Warning: (vlib-34) Library already exists at "work". # resume # Model Technology ModelSim SE vcom 6.0 Co…
源码文件
compxlib.log: compxlib Program Version 6.3i, Xilinx Inc Source Tools => [using user specified simulator path (-p) value] out…
源码文件
================================================== * HDL Compilation * =====…
源码文件
-- Altera Microperipheral Reference Design Version 0802 -------------------------------------------------------- -- -- FILE NA…
源码文件
-- Altera Microperipheral Reference Design Version 0802 -------------------------------------------------------- -- -- FILE NA…