源码文件
library ieee; use ieee.std_logic_1164.all; entity dff4 is port(clk,clr,d:in std_logic; q:out std_logic); end dff4; arch…
architecture 源代码
探索ARCHITECTURE技术的精髓，这里汇聚了346个精选资源，涵盖从基础架构设计到高级系统集成的全方位知识。无论是嵌入式系统、微处理器架构还是SoC设计，您都能找到详尽的技术文档与案例研究。适用于硬件开发、软件优化及跨平台项目，助力工程师掌握核心技能，提升产品性能与创新力。…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 41 / 50 页
源码文件
-- -- Risc5x -- www.OpenCores.Org - November 2001 -- -- -- This library is free software; you can distribute it and/or modify…
源码文件
-- -- Risc5x -- www.OpenCores.Org - November 2001 -- -- -- This library is free software; you can distribute it and/or modify…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; --算术运算包 ENTITY adder8_arith IS PORT( cin : …
源码文件
LIBRARY ieee; USE ieee.std_logic_1164.all; USE IEEE.std_logic_arith.all; ENTITY mult8_comb…
源码文件
LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; ENTITY subber IS PORT( a,b,cin : IN STD_LOGIC; --a,b减法器数据输入，cin进位输入信号 s,c…
源码文件
LIBRARY ieee; USE ieee.std_logic_1164.all; USE IEEE.std_logic_arith.all; ENTITY mult4_comb…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; --算术运算包 ENTITY subber8_arith IS PORT( cin :…
源码文件
Library IEEE ; USE IEEE.STD_LOGIC_1164.all ; ENTITY jkff IS PORT(J,K,clk : IN STD_LOGIC; --j,k信号输入,clk时钟 q …
源码文件
Library IEEE ; USE IEEE.STD_LOGIC_1164.all ; ENTITY d_latch IS PORT(enable, data : IN BIT; --ena输入使能，data输入数据 q …