源码文件
library ieee; use ieee.std_logic_1164.all; use work.mypack1.all; entity er is port(a,b:in std_logic; q:out std_logic);…
architecture 源代码
探索ARCHITECTURE技术的精髓，这里汇聚了346个精选资源，涵盖从基础架构设计到高级系统集成的全方位知识。无论是嵌入式系统、微处理器架构还是SoC设计，您都能找到详尽的技术文档与案例研究。适用于硬件开发、软件优化及跨平台项目，助力工程师掌握核心技能，提升产品性能与创新力。…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 34 / 50 页
源码文件
library ieee; use ieee.std_logic_1164.all; --定义库 --******************** entity dfff1 is port…
源码文件
LIBRARY IEEE; LIBRARY ALTERA; USE ALTERA.MAXPLUS2.ALL; USE IEEE.STD_LOGIC_1164.ALL; ENTITY USEA74 IS PORT( OEN,G:IN …
源码文件
include "ex3.inc" library IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ex7 IS PORT( D,CLK : IN STD_LOGIC; Q …
源码文件
library ieee; use ieee.std_logic_1164.all; entity d_latch is port (d,clk: in std_logic; q :out std_logic); end d_latc…
源码文件
library ieee; use ieee.std_logic_1164.all; entity dff is port(d,clk:in std_logic; q :out std_logic); end; architect…
源码文件
# makefile # Compiler CPP = g++ LD = $(CPP) # Libraries LIBRARIES = -lm EXEC = ../bin/RBF SCRAP = *~ core BIN_OBJECTS = main…
源码文件
library ieee; use ieee.std_logic_1164.all; entity clk7 is port (data: in std_logic_vector(3 downto 0); doute: out std_…
源码文件
-- MAX+plus II VHDL Example -- Combinatorial Process Statement -- Copyright (c) 1994 Altera Corporation ENTITY proc IS PORT…
源码文件
The documents in this directory contain information about the security of vsftpd. They explain why various aspects of vsftpd were …