源码文件
library ieee; use ieee.std_logic_1164.all; entity ex09 is port( B,COPY_ENABLE: in std_logic_vector(8 downto 1); A: out s…
architecture 源代码
探索ARCHITECTURE技术的精髓，这里汇聚了346个精选资源，涵盖从基础架构设计到高级系统集成的全方位知识。无论是嵌入式系统、微处理器架构还是SoC设计，您都能找到详尽的技术文档与案例研究。适用于硬件开发、软件优化及跨平台项目，助力工程师掌握核心技能，提升产品性能与创新力。…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 32 / 50 页
源码文件
-- BCD to Seven Segment Decoder -- The use of the std_logic literal '-' (don't care) is primarily for the synthesis tool. -- Th…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY sample IS PORT(a, b:IN STD_LOGIC; q:OUT STD_LOGIC); END sample; AR…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux IS GENERIC (m:TIME:=1 ns); PORT(d0,d1,sel: IN BIT; q: OUT BIT…
源码文件
lIbrary ieee; USE IEEE.STD_LOGIC_1164.ALL; ENTITY LATCH IS PORT( D,ENA: IN STD_LOGIC; Q :OUT STD_LOGIC )…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY EX98 IS PORT( si : in integ…
源码文件
--与非门数据流描述 LIBRARY ieee; USE ieee.std_logic_1164.ALL; --*************** ENTITY and2_1 IS PORT( a,b:…
源码文件
entity TWO_CONSECUTIVE is port(CLK,R,X: in BIT;Z: out BIT); end TWO_CONSECUTIVE; architecture DATAFLOW of TWO_CONSECUTIVE i…
源码文件
LIBRARY IEEE; USE IEEE.STD_LOGIC.ALL; ENTITY mux IS GENERIC(m: TIME:= 1ns); PORT( d0, d1,sel: IN BIT; q : OUT BIT); …
源码文件
library ieee; use ieee.std_logic_1164.all; --库定义 --************************* ENTITY mux1 IS …