源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_signed.all; entity Adder is port(ManA : in std_logic_v…
adder 源代码
ADDER技术是数字电路设计中的基础模块，广泛应用于算术运算、信号处理及计算机系统中。通过精准的加法运算实现数据处理与转换，是构建复杂逻辑电路不可或缺的部分。本页面汇集了31个精选ADDER相关资源，涵盖原理图、仿真模型及应用案例等，旨在帮助电子工程师深入理解ADDER的工作机制…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 47 / 50 页
源码文件
HIF003 -- -- Copyright (C) 1988-2002 Altera Corporation -- Any megafunction design, and related net list (encrypted or decrypte…
源码文件
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt2 is port(clk:in std_logic; datak2:in…
源码文件
-- MAX+plus II Compiler Fit File -- Version 10.0 9/14/2000 -- Compiled: 02/15/2007 14:33:14 -- Copyr…
源码文件
Project Information d:\so2006\cpld-pro\quartus6\pll1218\bit_synchronous.rpt MAX+plus II Compiler Report File Version 10.0 9…
源码文件
-- MAX+plus II VHDL Example -- Conversion Function -- Copyright (c) 1994 Altera Corporation LIBRARY ieee; USE ieee.std_logic…
源码文件
------------------------------------------------------------------------ -- Single-bit adder -----------------------------------…
源码文件
-- A Variety of Adder Styles -- download from: www.fpga.com.cn & www.pld.com.cn ------------------------------------------------…
源码文件
--fadd.vhd fadd.vhd one bit full adder library ieee ; use ieee.std_logic_1164.all; entity fadd is port( a: in std_logic;--砆
源码文件
-- MAX+plus II Compiler Fit File -- Version 10.0 9/14/2000 -- Compiled: 04/25/2008 22:42:53 -- Copyr…