Verilog-ieee

verilog代码

几个较基础和实用的Verilog代码，适于初学者使用

标签： verilog 代码

上传时间： 2013-04-24

上传用户：Amygdala
用Verilog实现的以太网接口

用Verilog实现的以太网接口!!!!!!!!!!!!!!!!!!

标签： Verilog 以太网接口

上传时间： 2013-07-13

上传用户：LSPSL
i2c verilog

I2C控制的VERILOG原码。从国外网站搞来的，比较实用。

标签： verilog i2c

上传时间： 2013-04-24

上传用户：aappkkee
基于Verilog HDL语言的FPGA设计

采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog

标签： Verilog FPGA HDL 语言

上传时间： 2013-07-06

上传用户：也一样请求
verilog超详细教程

详细介绍verilog的编程，从初级道高级的进阶，也可日后作为工具书进行查询

标签： verilog 教程

上传时间： 2013-04-24

上传用户：a673761058
Verilog HDL程序设计教程

Verilog HDL程序设计教程,一本实用的教程，值得一看。

标签： Verilog HDL 程序设计教程

上传时间： 2013-05-26

上传用户：cy_ewhat
基于Verilog语言的实用FPGA设计(美）科夫曼

基于Verilog语言的实用FPGA设计(美),国外verilog标准权威教材，现贡献出来，不下别后悔~~

标签： Verilog FPGA 语言

上传时间： 2013-04-24

上传用户：zhyiroy
verilog lcd1602显示

基于verilog的lcd1602显示基于verilog的lcd1602显示基于verilog的lcd1602显示

标签： verilog 1602 lcd

上传时间： 2013-04-24

上传用户：懒龙1988
IEEE 802.11信道编解码及交织解交织的FPGA实现

随着纠错编码理论研究的不断深入，纠错码的实际应用越来越广泛。卷积码作为其中重要的一种，已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码，编、译码器易于实现，且具有较强的纠错能力。本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交织解交织及其软判决高速Viterbi译码的实现问题。首先介绍了IEEE 802.11无线局域网标准及规范，然后介绍了信道编解码中卷积码编码及Viterbi译码算法和FPGA 设计方法，接着通过对(2,1,7)卷积码特点的具体分析，吸取目前Viterbi译码算法和交织解交织算法的优点，采取一系列的改进措施，基于FPGA实现了IEEE 802.11信道编解码及交织和解交织系统。这些改进措施包括采用并行FIFO、改进的ACS 单元、流水式块处理结构、改进的SMDO方法、双重交织策略，使得在同样时钟速率下，系统的性能大幅度提高。最后将程序下载到Altera公司的Cyclone 系列的FPGA(型号EP1C6Q240C8)器件上进测试，并对测试结果作了简单分析。

标签： 802.11 IEEE FPGA 信道

上传时间： 2013-05-25

上传用户：00.00
华为verilog教程.pdf

华为verilog教程，学习verilog快速入门

标签： verilog 华为教程

上传时间： 2013-07-18

上传用户：crazykook