Verilog HDL语言在FPGA实现中的存储器的使用详细说明
标签: Verilog FPGA HDL 语言
上传时间: 2014-10-14
上传用户:litianchu
【原创】生成各个子模块verilog文件的顶层文件,自动完成模块的互连。减少冗余的繁琐的劳动。提高工作效率。
标签: verilog 子模块
上传时间: 2013-12-24
上传用户:zhaiyanzhong
256Mbits (x8) 528 Bytes Page, NAND Flash Memory Verilog HDL Model User Manual
标签: Verilog Manual Memory Mbits
上传时间: 2013-12-11
上传用户:bakdesec
VHDL和Verilog代码互转工具,对EDA工程人员会有很大的帮助.
标签: Verilog VHDL EDA 代码
上传时间: 2014-09-04
上传用户:虫虫虫虫虫虫
用Verilog实现QPSK中的差分,扰码,串并,解差分,解扰码,解串并,用MUXPLUS2进行仿真
标签: MUXPLUS2 Verilog QPSK 差分
上传时间: 2013-12-14
上传用户:nairui21
SDRAM控制器Verilog员代码,数据链路模块,完成和顶层模块的数据交换
标签: Verilog SDRAM 控制器 代码
上传时间: 2014-01-13
上传用户:mhp0114
SDRAM控制器Verilog员代码,控制接口模块,完成和顶层模块的控制命令的传递
上传用户:fxf126@126.com
SDRAM控制器Verilog员代码,命令生成模块,完成SDRAM控制接口命令的生成
上传时间: 2014-01-03
上传用户:thuyenvinh
一个verilog代码,该代码很适合初学者熟悉FPGA的开发流程,主要功能为实现七段代码管的显示,主要针对xilinx公司spartan3系列的FPGA
标签: verilog 代码
上传时间: 2014-01-05
上传用户:一诺88
system verilog LRM 3.1
标签: verilog system LRM 3.1
上传时间: 2013-12-19
上传用户:sjyy1001