结合XILINXCPLD所做的模拟RS232通信verilog源程序
结合XILINXCPLD所做的模拟RS232通信verilog源程序...
结合XILINXCPLD所做的模拟RS232通信verilog源程序...
能综合的YCrCb2RGB模块(verilog)_采用3级流水线,用fpga做小数运算,还有就是流水线技术...
我用过的verilog hdl写的SDRAM core源程序,经过测试应用...
This free cpu-ip! use verilog...
基于FPGA的16点FFT快速傅立叶变换的Verilog源代码。...