verilog 编写的pic16c5x时钟模块
verilog 编写的pic16c5x时钟模块...
verilog 编写的pic16c5x时钟模块...
这是一个用verilog实现的除法器代码。...
这是一个数字时钟的Verilog程序 仿真通过 能实现秒 分 时 计时...
Verilog 编写的fir滤波器,可以实现fir滤波器的功能...
verilog 实现帧同步,比较简短的一个程序...
一个小单片机的verilog源代码, 包含说明文档...
同步FIFO的verilog编码 同步FIFO的verilog编码...
fifo verilog hdl 源程序...
Verilog-HDL编写规范-非常全,非常适合初学者...
verilog中的一个不用状态机和决断函数就可以实现多重函数赋值的例子,希望对你用帮助。...