在quartusII下用verilog语言自己写的IP核
在quartusII下用verilog语言自己写的IP核，对FPGA开发初学者有帮助的。...
Verilog-RISC技术资料
📦 资源总数：3283
📄 技术文档：2
💻 源代码：22620
📚 Verilog-RISC全部资料 (3283个)
verilog hdl编写,六段流水线CPU.程序完整
verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写...
数字边沿鉴相器 verilog源程序
数字边沿鉴相器 verilog源程序...
Verilog and VHDL状态机设计
Verilog and VHDL状态机设计，英文pdf格式 State machine design techniques for Verilog and VHDL Abstract : De...
Verilog 程序例子 王金明：《Verilog HDL程序设计教程》程序例子
Verilog 程序例子 王金明：《Verilog HDL程序设计教程》程序例子，带说明。...
用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波
用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号...
Verilog教程中文版
Verilog教程中文版...
aes算法的verilog hdl实现
aes算法的verilog hdl实现，供给大家作为参考 。...
verilog HDL picoblaze07.3.20
verilog HDL picoblaze07.3.20...
这个verilog代码是一个输入输出经典的例子。大家一起参考。
这个verilog代码是一个输入输出经典的例子。大家一起参考。...