一个嵌入式RISC CPU 的Verilog 设计源码，可综合。内含详细的设计文挡。
标签： Verilog RISC CPU 嵌入式
上传时间： 2015-04-16
上传用户：tianjinfan
用verilog实现滤波器的功能，通过软件综合仿真，在利用FPGA实现
标签： verilog 滤波器
上传时间： 2013-12-14
上传用户：lanhuaying
ALTERA sdram vhdl与verilog参考设计
标签： verilog ALTERA sdram vhdl
上传时间： 2014-01-03
上传用户：赵云兴
用verilog写的很好的cpu core
标签： verilog core cpu
上传时间： 2015-04-17
上传用户：海陆空653
学习使用HDL Bencher生成测试积累，并直接调用ModelSim进行仿真的方法.
标签： Bencher HDL 测试 积累
上传时间： 2015-04-19
上传用户：qb1993225
一个很好的利用verilog编程实现的cpu程序，一定要好好利用。
标签： verilog cpu 编程实现 程序
上传时间： 2015-04-20
上传用户：luopoguixiong
是verilog例子。初级适用。包括了简单的例子。
标签： verilog
上传时间： 2013-12-25
上传用户：lixinxiang
openaccess与verilog互相转化时所用的源代码，在安装了openaccess的windows和linux上都可以使用。
标签： openaccess verilog 转化 源代码
上传时间： 2015-04-23
上传用户：maizezhen
用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
标签： Verilog DHL 语言 编写
上传时间： 2013-12-15
上传用户：维子哥哥
pic cpu source code. it is writed in the verilog source code. it can work on the 40Mhz high speed.
标签： source code the verilog
上传时间： 2014-01-22
上传用户：曹云鹏
