Verilog-HDL

RS编码的源代码使用Verilog在Xinloinx平台

RS编码的源代码使用Verilog在Xinloinx平台

标签： Xinloinx Verilog RS编码源代码

上传时间： 2013-12-17

上传用户：zgu489
VHDL与Verilog的比较

VHDL与Verilog的比较

标签： Verilog VHDL 比较

上传时间： 2015-02-12

上传用户：hopy
verilog fifo

verilog fifo

标签： verilog fifo

上传时间： 2015-02-16

上传用户：xaijhqx
Synthesizable Verilo---syntax and semantics一本很好的关于verilog可综合设计的参考书

Synthesizable Verilo---syntax and semantics一本很好的关于verilog可综合设计的参考书

标签： Synthesizable semantics verilog Verilo

上传时间： 2015-02-16

上传用户：叶山豪
一本全面的verilog参考书

一本全面的verilog参考书

标签： verilog

上传时间： 2013-12-11

上传用户：CSUSheep
SystemC to Verilog 转换源程序。

SystemC to Verilog 转换源程序。

标签： SystemC Verilog to 转换

上传时间： 2015-02-19

上传用户：erkuizhang
用verilog写的跑表程序

用verilog写的跑表程序

标签： verilog 跑表程序

上传时间： 2014-01-18

上传用户：lx9076
hdl优化设计十大戒律-转载

hdl优化设计十大戒律-转载

标签： hdl 优化设计

上传时间： 2014-05-29

上传用户：ve3344
用verilog编写的多功能数字钟

用verilog编写的多功能数字钟

标签： verilog 编写多功能数字

上传时间： 2015-02-25

上传用户：王者A
IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synth

IEEE Std 1364.1-2002 IEEE Std. 1364.1 - 2002 IEEE Standard for Verilog Register Transfer Level Synthesis.rar

标签： IEEE 1364.1 2002 Std

上传时间： 2013-12-23

上传用户：erkuizhang