Verilog-<b>hDl</b>

用verilog HDL代码编写的快速除法器

用verilog HDL代码编写的快速除法器，比较有用

标签： verilog HDL 代码编写

上传时间： 2013-12-21

上传用户：xfbs821
100多例Verilog HDL 经典编程

100多例Verilog HDL 经典编程，很适合Verilog初学者，我把它转换成pdf格式。

标签： Verilog 100 HDL 编程

上传时间： 2014-09-02

上传用户：gxf2016
SDRAM的Verilog HDL程序

SDRAM的Verilog HDL程序，适合DE2开发板，和TRDB-LCM显示器，很好哦

标签： Verilog SDRAM HDL 程序

上传时间： 2014-01-03

上传用户：skfreeman
B+树算法,没有密码,供学习使用.质量高

B+树算法,没有密码,供学习使用.质量高

标签： 树密码算法质量

上传时间： 2014-09-10

上传用户：远远ssad
如果四位数各位上的数字均是0或2或4或6或8, 则统计出满足此条件的个数cnt, 并把这些四位数按从大到小的顺序存入数组b中

如果四位数各位上的数字均是0或2或4或6或8, 则统计出满足此条件的个数cnt, 并把这些四位数按从大到小的顺序存入数组b中

标签： cnt 数字数组

上传时间： 2016-06-23

上传用户：gtf1207
费诺编码的步骤: A 将概率按从大到小的顺序排列 B 按编码进制数将概率分组

费诺编码的步骤: A 将概率按从大到小的顺序排列 B 按编码进制数将概率分组，使每组概率和尽可能接近或相等。 C 给每组分配一位码元 D 将每一分组再按同样原则划分，重复b和c，直到概率不再可分为止

标签： 编码概率分组进制数

上传时间： 2016-06-24

上传用户：xinyuzhiqiwuwu
HDB3码的VHDL实现共三个模块：插入V、插入B以及单双极性变换

HDB3码的VHDL实现共三个模块：插入V、插入B以及单双极性变换

标签： HDB3 VHDL 模块双极性

上传时间： 2013-11-29

上传用户：天涯
Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Outpu

Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Output a + b Sample Input 5 7 Sample Output 12

标签： Description Calculate integer 101000

上传时间： 2014-01-25

上传用户：tonyshao
有用的verilog hdl实验用程序配有截图

有用的verilog hdl实验用程序配有截图

标签： verilog hdl 实验程序

上传时间： 2013-12-23

上传用户：zhyiroy
用verilog hdl实现的VGA显示彩条信号

用verilog hdl实现的VGA显示彩条信号，其中包括VGA时序、竖彩条、横彩条、棋盘格

标签： verilog hdl VGA 信号

上传时间： 2016-06-29

上传用户：yangbo69