Verilog-<b>Hdl</b>

verilog hdl教程135例:verilog hdl语言类似于C语言

verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，7-8章

标签： verilog hdl 135 C语言

上传时间： 2013-12-09

上传用户：cuiyashuo
verilog hdl教程135例:verilog hdl语言类似于C语言

verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，9-10章

标签： verilog hdl 135 C语言

上传时间： 2013-12-26

上传用户：qb1993225
verilog hdl教程135例:verilog hdl语言类似于C语言

verilog hdl教程135例:verilog hdl语言类似于C语言，便于学习。本文档带有源代码，11-12章

标签： verilog hdl 135 C语言

上传时间： 2015-03-24

上传用户：zhaoq123
java ejb开发程序4、语句alter table people add(phone_number varchar2(10)) 的作用是 A 修改表结构 B 为people表添加约束

java ejb开发程序4、语句alter table people add(phone_number varchar2(10)) 的作用是 A 修改表结构 B 为people表添加约束，约束名称是phone_number C 向people表中添加一列，名称是phone_number，数据类型是varchar2，长度是10 D 上述答案均不正确 5、（）BLOB和CLOB的区别在于 A CLOB只能存放字符类型的数据，而BLOB没有任何限制 B BLOB只能存放字符类型的数据，而CLOB没有任何限制 C CLOB只能存放小于4000字节的数据，而BLOB可以存放大于4000字节的数据 D BLOB只能存放小于4000字节的数据，而CLOB可以存放大于4000字节的数据 6、存储过程从本质上来讲就是 A 匿名的PL/SQL程序块，它可以被赋予参数 B 命名的PL/SQL程序块，它可以被赋予参数 C 命名的PL/SQL程序块，不能被赋予参数 D 匿名的PL/SQL程序块，不能被赋予参数 7、（）下列关于日期数据类型，哪一个语句是正确的写法 A insert into test values( 9999-12-03 ) B insert into test values( 1999-03-02 ) C insert into test values(to_char(1999-06-03, yyyy/dd/mm )) D insert into test

标签： people phone_number varchar2 alter

上传时间： 2013-12-26

上传用户：wendy15
计算矩阵连乘积问题描述在科学计算中经常要计算矩阵的乘积。矩阵A和B可乘的条件是矩阵A的列数等于矩阵B的行数。若A是一个p×q的矩阵

计算矩阵连乘积问题描述在科学计算中经常要计算矩阵的乘积。矩阵A和B可乘的条件是矩阵A的列数等于矩阵B的行数。若A是一个p×q的矩阵，B是一个q×r的矩阵，则其乘积C=AB是一个p×r的矩阵。

标签： 矩阵计算

上传时间： 2015-03-25

上传用户：yulg
一个学生管理系统,B/S架够.非常好用,里面包括了原码.可以学习修改

一个学生管理系统,B/S架够.非常好用,里面包括了原码.可以学习修改

标签： 管理系统修改

上传时间： 2014-01-03

上传用户：维子哥哥
是一款强劲的B2C的网上购物软件,利用它我们能建立起强劲的、自由的、安全的购物平台.系统由C#及SqlServer开发, 是B/S(浏览器/服务器)结构的asp.net程序. 此版本对常用功能进行了更

是一款强劲的B2C的网上购物软件,利用它我们能建立起强劲的、自由的、安全的购物平台.系统由C#及SqlServer开发, 是B/S(浏览器/服务器)结构的asp.net程序. 此版本对常用功能进行了更多整合: 投票功能评论功能快速注册或不注册即可购买查看此商品的用户又查看了哪些商品的统计购买此商品的用户又购买了哪些商品的统计单件商品的快速收藏可按商品编号搜索商品新增积分换赠品的优惠方式在有新定单、用户留言及用户对其订单声明"我己付款"时发邮件通知管理员增加8848在线支付接口增加网银在线支付接口增加中文网服OIPS在线支付接口增加西部在线支付接口增加PayEX在线支付接口增加PayPal在线支付接口。

标签： SqlServer B2C asp net

上传时间： 2015-03-26

上传用户：exxxds
这是一个Verilog HDL编写的RISC cpu的程序

这是一个Verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。

标签： Verilog RISC HDL cpu

上传时间： 2015-03-26

上传用户：qiao8960
减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能

减1计数器一、设计要求用Verilog HDL语言设计一个计数器。要求计数器具有异步置位/复位功能，可以进行自增和自减计数，其计数周期为2^N（N为二进制位数）。二、设计原理输入/输出说明： d：异步置数数据输入； q：当前计数器数据输出； clock：时钟脉冲； count_en：计数器计数使能控制（1：计数/0：停止计数）； updown：计数器进行自加/自减运算控制（1：自加/0：自减）； load_d

标签： Verilog 计数器 HDL 减

上传时间： 2015-03-28

上传用户：zycidjl
数据结构和算法Flash动画演示 B树的删除,B树的生长过程,串的顺序存储,单链表结点的插入,单链表结点的删除,堆排序,二叉排序树的删除等

数据结构和算法Flash动画演示 B树的删除,B树的生长过程,串的顺序存储,单链表结点的插入,单链表结点的删除,堆排序,二叉排序树的删除等

标签： Flash 删除树单链表

上传时间： 2015-03-29

上传用户：kristycreasy