Verilog+VHDL全部资料 - 虫虫开发者社区

关于ldpc的verilog源码，喜欢的话可以下载参考下

2023-03-31 6 Verilog+VHDL

verilog实现一个AGC模块，信号输入位宽16位，通过统计64个输入完成其功率的统计，然后根据功率大小对信号进行缩放。

2023-04-20 6 Verilog+VHDL

完整的设计资料，可以使你从软件的设计方面更加的了解硬件描述语言的架构及其设计层次

2023-12-16 9 Verilog+VHDL

基于verilog的lcd1602显示基于verilog的lcd1602显示基于verilog的lcd1602显示

2024-01-02 7 Verilog+VHDL

实现FPGA与以太网的链接,Verilog语言，新建工程加入，即可实现仿真

2024-09-17 4 Verilog+VHDL

fir高阶滤波器 verilog源代码实现的是16阶的滤波器

2024-12-15 4 Verilog+VHDL

本文档是基于verilog的使用CAM方法编写的乘法器源代码

2025-02-21 3 Verilog+VHDL

比较器verilog，实现了不同大小的输出，简单明白

2025-02-21 7 Verilog+VHDL

2014-01-04 132 Verilog+VHDL

2013-12-25 64 Verilog+VHDL

Verilog+VHDL