Verilog+VHDL

Verilog+VHDL技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。

资源总数
500

Verilog+VHDL 全部资料 500 份

verilog源代码,quartusII工程。程序实现VGA时序。控制VGA显示器输出图形。在quartusII中客直接运行,

2013-12-19 155 Verilog+VHDL

基于Verilog实现的UART通信模块,包含时钟分频与收发逻辑,结构清晰便于移植,适用于数字系统设计与串口通信开发。

2026-03-04 1 Verilog+VHDL