Verilog HDL实验

利用verilog语言

利用verilog语言，从上至下层次管理的设计思想；Verilog HDL的行为描述和结构描述,实现8位频率计，4个0检测修正电路的原理说明

标签： verilog 语言

上传时间： 2016-12-29

上传用户：caozhizhi
学习Verilog语言必备资料

学习Verilog语言必备资料，包括语法总结编写Verilog HDL 源代码的标准及设计流程

标签： Verilog 语言

上传时间： 2017-01-08

上传用户：colinal
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现

标签： 分计时数字

上传时间： 2017-01-30

上传用户：dreamboy36
Verilog是广泛应用的硬件描述语言

Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍，Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多功能电子钟进行设计。

标签： Verilog 硬件描述语言

上传时间： 2017-03-06

上传用户：epson850
设计带进位算术逻辑运算单元

设计带进位算术逻辑运算单元，根据74LS181功能表，用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能，编辑实验原理图，在算术逻辑单元原理图上，将其扩展为带进位的算术逻辑运算单元，对其进行编译，并设计波形对其进行仿真验证，最后下载验证

标签： 进位算术逻辑运算

上传时间： 2013-12-17

上传用户：498732662
Verilog基本电路设计指导书

华为Verilog HDL入门的一些资料

标签： Verilog基本电路设计指导书 Verilog HDL代码书写规范

上传时间： 2015-09-02

上传用户：songchangen
eda大作业简易计算器

在掌握常用数字电路功能和原理的基础上，根据EDA技术课程所学知识，利用硬件描述语言Verilog HDL、EDA软件Quartus II和硬件平台Cyclone/Cyclone II FPGA进行电路系统的设计。本次实验我完成的内容是简单计算器的设计

标签： eda 计算器

上传时间： 2016-12-04

上传用户：925912853
华为verilog教程

本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌握HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单的设计代码并能够进行一些简单设计的Verilog HDL建模。

标签： verilog 华为教程

上传时间： 2017-04-08

上传用户：sw_324
verilog hdl设计参考

Verilog黄金参考指南 Verilog基础知识 Verilog练习题

标签： verilog hdl

上传时间： 2017-08-16

上传用户：whyisme
ARM M0实验报告

用 verilog HDL 语言搭建一个以 ARM Cortex-M0 为处理器核的嵌入式SOC系统,系统包含以下几个部分： (1)ARM Cortex-M0核 (2)AHB总线译码器 (3)AHB总线从设备多路复用器 (4)片上存储器外设 (5)LED外设 (6)七段数码管 (7)定时器 (8)UART

标签： ARM 实验报告

上传时间： 2020-03-21

上传用户：wssss