verilog 实现 优化的16位比较器 可以输出大于 verilog 实现 优化的16位比较器 可以输出大于,小于,等于。模块化设计,可扩展为32位 2015-05-16 115 Verilog+Code
ALTERA 的关于对SDRAM控制器操作的verilog相关程序 ALTERA 的关于对SDRAM控制器操作的verilog相关程序,很不错绝对值得借鉴。 2015-12-03 198 Verilog+Code