加法器(使用verilog编写的),虽然简单 加法器(使用verilog编写的),虽然简单,但是这也是学习verilog最基础的东西!希望大家一起学习! 2013-12-10 50 Verilog+Code
Verilog&Vhdl混语言对SDRAM的控制源代码 Verilog&Vhdl混语言对SDRAM的控制源代码,提供了很好的例子,顶层文件为sdrm.v! 2015-03-23 108 Verilog+Code