Verilog <b>hdl</b>代码书写规范

网络上最牛B的关于C编程的杂志

网络上最牛B的关于C编程的杂志，由于种种原因该杂志已经停刊了，所以这是绝版。

标签： 网络编程

上传时间： 2013-12-14

上传用户：redmoons
变量和相等问题的设计和实现将a、b、c、d、e、f这6个变量排成如图所示的三角形

变量和相等问题的设计和实现将a、b、c、d、e、f这6个变量排成如图所示的三角形，这6个变量分别取 1——6的整数，且均不相同。求使三角形三条边上的变量之和相等的全部解，如 3 6 2 1 4 5 为一个解。程序引入变量a,b,c,d,e,f,并让它们分别取1——6的整数，在它们互不相等的条件下，测试由它们排成如图所示的三角形三条边上的变量之和是否相等，如相等即为一种满足要求的排列，把它们输出。当这些变量取尽所有的组合后，程序就可得到全部可能的解。

标签： 变量三角形

上传时间： 2015-11-04

上传用户：GavinNeko
VHDL和Verilog代码互转工具,对EDA工程人员会有很大的帮助.

VHDL和Verilog代码互转工具,对EDA工程人员会有很大的帮助.

标签： Verilog VHDL EDA 代码

上传时间： 2014-09-04

上传用户：虫虫虫虫虫虫
RTL代码的编写规范的黄金教程,内容非常齐全,从编写规范,测试规范都有详细说明.Winbond Electronics Corp.出版

RTL代码的编写规范的黄金教程,内容非常齐全,从编写规范,测试规范都有详细说明.Winbond Electronics Corp.出版

标签： Electronics Winbond Corp RTL

上传时间： 2015-11-05

上传用户：zhyiroy
中序转后序, 适用于公式运算及相关转换如A=B+C

中序转后序, 适用于公式运算及相关转换如A=B+C

标签： 运算转换

上传时间： 2013-11-27

上传用户：皇族传媒
毕业设计关系b/s系统毕业设计管理工作毕业设计管理数据

毕业设计关系b/s系统毕业设计管理工作毕业设计管理数据

标签： 毕业设计数据管理工作

上传时间： 2013-12-06

上传用户：1101055045
design LP,HP,B S digital Butterworth and Chebyshev filter. All array has been specified internally

design LP,HP,B S digital Butterworth and Chebyshev filter. All array has been specified internally,so user only need to input f1,f2,f3,f4,fs(in hz), alpha1,alpha2(in db) and iband (to specify the type of to design). This program output hk(z)=bk(z)/ak(z),k=1,2,..., ksection and the freq.

标签： Butterworth internally Chebyshev specified

上传时间： 2015-11-08

上传用户：253189838
详细的SDRAM控制器HDL代码

详细的SDRAM控制器HDL代码，最顶层代码，很清晰

标签： SDRAM HDL 控制器代码

上传时间： 2015-11-08

上传用户：wsf950131
SDRAM控制器Verilog员代码

SDRAM控制器Verilog员代码，数据链路模块，完成和顶层模块的数据交换

标签： Verilog SDRAM 控制器代码

上传时间： 2014-01-13

上传用户：mhp0114
SDRAM控制器Verilog员代码

SDRAM控制器Verilog员代码，控制接口模块，完成和顶层模块的控制命令的传递

标签： Verilog SDRAM 控制器代码

上传时间： 2013-12-14

上传用户：fxf126@126.com