verilog HDL picoblaze07.3.20
上传时间: 2015-09-26
上传用户:zyt
这个verilog代码是一个输入输出经典的例子。大家一起参考。
上传时间: 2015-09-27
上传用户:爺的气质
EIA(ELECTRONIC INDUSTRIES ALLIANCE)标准文档EIA-CEA-861-B,A DTV Profile for Uncompressed High Speed Digital Interfaces。
标签: ELECTRONIC INDUSTRIES ALLIANCE EIA-CEA
上传时间: 2015-09-27
上传用户:hphh
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括:基本功能——以数字形式显示时、分、秒的时间,小时计数器为同步24进制,可手动校时、校分;扩展功能——仿广播电台正点报时,任意时刻闹钟(选做),自动报整点时数(选做);其它扩展功能——显示年月日(能处理大月小月,可手动任意设置年月日),秒表(包括开始、暂停和清零)。
标签: Cyclone Verilog Altera 144C
上传时间: 2015-09-27
上传用户:1051290259
区域增长的算法实现: 1)根据图像的不同应用选择一个或一组种 子,它或者是最亮或最暗的点,或者是位 于点簇中心的点 2...通过像素集合的区域增长 算法实现: 区域A 区域B 种子像素增长.3)增长的规则 4) 结束条件.
上传时间: 2015-09-30
上传用户:wcl168881111111
verilog hdl教程135例,例子很好,对新学的很有帮助
上传时间: 2015-09-30
上传用户:moshushi0009
开发的基于B/S模式的网上书店,用JSP实现的,对于新手来说,是学习的好资料。
标签: 模式
上传时间: 2013-12-17
上传用户:cx111111
开发的基于B/S模式的网上书店,用JSP实现的,对于新手来说,是学习的好资料。
标签: 模式
上传时间: 2014-01-22
上传用户:woshini123456
用verilog 代码编写的179阶FIR数字滤波器,采用分布式算法实现
上传时间: 2015-10-03
上传用户:zwei41
Distributed Median,Alice has an array A, and Bob has an array B. All elements in A and B are distinct. Alice and Bob are interested in finding the median element of their combined arrays.
标签: array B. Distributed has
上传时间: 2013-12-25
上传用户:洛木卓