虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

Verilog <b>hdl</b>代码书写规范

  • 这是华为使用的内部培训教程! 本文主要介绍了Verilog HDL 语言的一些基本知识

    这是华为使用的内部培训教程! 本文主要介绍了Verilog HDL 语言的一些基本知识,目的是使初学者能够迅速掌 HDL 设计方法,初步了解并掌握Verilog HDL语言的基本要素,能够读懂简单的设计代码并 够进行一些简单设计的Verilog HDL建模。

    标签: Verilog HDL 华为 培训教程

    上传时间: 2016-05-20

    上传用户:it男一枚

  • 一个经典的权限管理系统 FrameWork权限设计是将权限抽象分为(查看/新增/修改/删除/排序/打印/备用A/备用B)共八个权限。当然

    一个经典的权限管理系统 FrameWork权限设计是将权限抽象分为(查看/新增/修改/删除/排序/打印/备用A/备用B)共八个权限。当然,也可以根据需要来进行扩展。 在FrameWork中,每个模块都会在Module目录下对应一个目录(Module目录结构参考)。 每个模块目录会对应到一个应用ID和模块代码。也就是说每个模块都会对应到八个权限。每个模块目录通过其下的Web.config文件设定当前目录所属哪一个应用和模块代码,并在web.config中配置当前模块目录下文件对应的八个权限关系。 所有模块目录下的文件属于八个权限中的哪一种权限,是在Web.config里配置的,如果模块里的文件没有在web.config中配对应的权限,则此文件默认属于查看权限。当然,你也可以在aspx里进行权限的判断定,我们也提供了在aspx里判断权限八种权限对应的方法。

    标签: FrameWork 权限 权限管理 抽象

    上传时间: 2016-07-02

    上传用户:小儒尼尼奥

  • sourceforge历史版本完整下载: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b树索引算法的文件数据数据

    sourceforge历史版本完整下载: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b树索引算法的文件数据数据库模块详见storage/目录下面的 btree.c与pager.c container目录为常用的容器实现,如果rbtree avltree map heap list vector hashtable deque T树 B树, test目录为测试程序代码经过初步测试,比较稳定。 os_api:装一些操作系统相关的接口函数。已完成event mutex sem thread pipe相关的封装 advance_container:提供优先级消息队列,普通消息队列,定时器容器。 frame:目前提供了listerner(linux下版本,模仿ace的反应器)定时器 algorithm:补充了堆排序 与快速排序 所有代码均已在windows linux与uclinux + arm44b0平台下测试 欢迎交流 msn:lsccsl@163.net mail:lsccsl@tom.com

    标签: sourceforge showfiles group_id project

    上传时间: 2016-07-16

    上传用户:lili123

  • b+tree 的插入和查询操作

    b+tree 的插入和查询操作,代码比较简练,效率高。缺少删除操作。

    标签: tree 查询 操作

    上传时间: 2013-12-19

    上传用户:lijinchuan

  • 我们程序设计课上要求写的b+树的c++实现

    我们程序设计课上要求写的b+树的c++实现,可以进行插入查找删除等操作,代码简单,适合新手

    标签: 程序设计

    上传时间: 2013-12-16

    上传用户:gxrui1991

  • 采用Verilog hdl编程语言实现led显示

    采用Verilog hdl编程语言实现led显示,有工程代码用QII软件编译调试

    标签: Verilog hdl led 编程语言

    上传时间: 2013-12-18

    上传用户:小草123

  • jsp编写的B/S架构的企业人力资源管理系统

    jsp编写的B/S架构的企业人力资源管理系统,代码够全,功能够多,需要的下载吧

    标签: jsp 编写 架构 人力资源管理系统

    上传时间: 2017-03-31

    上传用户:R50974

  • 华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p

    华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar华为VHDL设计风格和实现.rar华为专利:一种快速无毛刺的时钟倒换方法.rar华为专利:华为小数分频.rar华为以太网时钟同步技术_时钟透传技术白皮书.rar华为硬件工程师手册目前最全版本.rar华为面经.doc华为面经.rar静态时序分析与逻辑...pdf

    标签: 华为 fpga verilog

    上传时间: 2021-11-05

    上传用户:qdxqdxqdxqdx

  • Verilog实例代码,Verilog HDL 程序设计教程相关代码

    Verilog实例代码                         

    标签: verilog

    上传时间: 2022-07-06

    上传用户:默默

  • Verilog-HDL实践与应用系统设计

    本书从实用的角度介绍了硬件描述语言Verilog-HDL。通过动手实践,体验Verilog-HDL的语法结构、功能等内涵。在前五章,以简单的实例列举了Verilog-HDL的用法,在后四章,以应用系统为例详细讲解了系统设计的全过程。书中的全部例子都给出了仿真结果,其源代码都在本书所附的CD-ROM中,并均经过验证无误。本书的前半部分特别适合于初学者,也可作为工程技术人员的参考内容.后半部分很适合工程开发 和研究人员参考。本书除了介绍 Verilog-HDL外,还涉及到VB 编程、vc++和 DLL的开发等知识,以及接口等领域的问题,书中都进行了详尽的讲解。

    标签: Verilog-HDL

    上传时间: 2022-07-11

    上传用户: