对一些信号的监测尤其是对电压、电流、温度等模拟量的监测有着很广泛的应用，通过监测到的数据，可以对系统相关设置进行及时调整，为人们的生产生活带来便利与保证。 系统采用Actel公司先进的模数混合FPGA以及Actel公司的SOPC设计解决方案，单芯片实现以CortexMI处理器为核心的片上监测系统。它可以完成对电压、电流、温度等模拟量的监测，系统模拟模块将采集到的数据ADC后送给处理器Cortex-MI进行处理，通过串行口，以太网口和OLED，实现与PC主机交互，板上实时显示以及远程主机检测功能。借助于Actel的先进的新型fusion模数混合FPGA器件，单芯片实现可直接对外部模拟信号进行处理的数模混合系统，简化了设计；对电压，电流，温度等模拟量的测控在日常生活中有很重要的意义，该系统在智能家电，电源监控以及微控制器等领域有广泛的应用前景。 本文研究的主要内容包括： 1.对现有嵌入式设计方法进行比较，确定系统设计目标并选择SOPC方案设计系统； 2.系统硬件平台设计； 3.系统软件设计。
上传时间： 2013-06-14
上传用户：tuilp1a
电力电子装置的控制技术随着电力电子技术的发展而愈来愈复杂。开关电源是现代电力电子设备中不可或缺的组成部分，其质量的优劣以及体积的大小直接影响电子设备整体性能。高频化、小型化、数字化是开关电源的发展方向。 在应用数字技术进行控制系统设计时，数字控制器的性能决定了控制系统的整体性能。数字化电力电子设备中的控制部分多以MCU/DSP为核心，以软件实现离散域的运算及控制。在很多高频应用的场合，目前常用的控制器(高性能单片机或DSP)的速度往往不能完全满足要求。FPGA具有设计灵活、集成度高、速度快、设计周期短等优点，与单片机和DSP相比，FPGA具有更高的处理速度。同时FPGA应用在数字化电力电子设备中，还可以大大简化控制系统结构，并可实现多种高速算法，具有较高的性价比。 依据FPGA的这些突出优点，本文将FPGA应用于直流开关电源控制器设计中，以实现开关电源数字化和高频化的要求。主要研究工作如下： 介绍了基于FPGA的DC/DC数字控制器中A/D采样控制、数字PI算法的实现；重点描述了采用混合PWM方法实现高分辨率、高精度数字PWM的设计方案，并对各模块进行了仿真测试；用FPGA开发板进行了一部分系统的仿真和实际结果的检测，验证了文中的分析结论，证实了可编程逻辑器件在直流开关电源控制器设计中的应用优势。
上传时间： 2013-07-23
上传用户：qulele
随着电子工业应用领域需求的增长，要实现复杂程度较高的数字电子系统，对数据处理能力提出越来越高的要求。定点运算已经很难满足高性能数字系统的需要，而浮点数相对于定点数，具有表述范围宽，有效精度高等优点，在航空航天、遥感、机器人技术以及涉及指数运算和信号处理等领域有着广泛的应用。对浮点运算的要求主要体现在两个方面：一是速度，即如何快速有效的完成浮点运算；二是精度，即浮点运算能够提供多少位的有效数字。 计算机性价比的提高以及可编程逻辑器件的出现，对传统的数字电子系统设计方法进行了变革。FPGA(Field Programmable Gate Array，现场可编程门阵列)让设计师通过设计芯片来实现电子系统的功能，将传统的固件选用及电路板设计工作放在芯片设计中进行。FPGA可以完成极其复杂的时序与组合逻辑电路功能，适用于高速、高密度，如运算器、数字滤波器、二维卷积器等具有复杂算法的逻辑单元和信号处理单元的逻辑设计领域。 鉴于FPGA技术的特点和浮点运算的广泛应用，本文基于FPGA将浮点运算结合实际应用设计一个触摸式浮点计算器，主要目的是通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能。 (1)给出系统的整体框架设计和各模块的实现，包括芯片的选择、各模块之间的时序以及控制、每个运算模块详细的工作原理和算法设计流程； (2)通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能； (3)在Xilinx ISE环境下，对系统的主要模块进行开发设计及功能仿真，验证了基于FPGA的浮点运算。
上传时间： 2013-04-24
上传用户：咔乐坞
扩频通信技术因为具有较强的抗干扰、抗噪声、抗多径衰落能力、较好的保密性、较强的多址能力和高精度测量等优点，在军事抗干扰和个人通信业务中得到了很大的发展。尤其是基于扩频理论的CDMA通信技术成为国际电联规定的第三代移动通信系统的主要标准化建议后，标志着扩频通信技术在民用通信领域的应用进入了新阶段。 近年来，随着微电子技术和电子设计自动化(EDA)技术的迅速发展，以FPGA和CPLD为代表的可编程逻辑器件凭借其设计方便灵活等特点广泛应用于数字信号处理领域。 本论文正是采用基于FPGA硬件平台来实现了一个直接序列扩频通信基带系统，该系统的实现涉及扩频通信和有关FPGA的相关知识，以及实现这些模块的VHDL硬件描述语言和QuartusⅡ开发平台，目标是实现一个集成度高、灵活性强、并具有较强的数据处理能力的扩频通信基带系统。 本论文中首先对扩频通信的基础理论做了探讨，着重对直序扩频的理论进行了分析；其次根据理论分析，设计了全数字直接序列扩频基带系统的结构，完成了扩频序列的产生、信息码的输入和扩频。重点完成了对基带扩频信号的相关解扩和几种同步捕获电路的设计，将多种专用芯片的功能集成在一片大规模FPGA芯片上。在论文中列出了部分模块的VHDL程序，并在QuartusⅡ仿真平台上完成各部分模块的功能仿真。
上传时间： 2013-04-24
上传用户：chenjjer
通信与信息技术行业飞速发展，已成为我国支柱产业之一。随着该行业的迅速发展，社会对具备实际动手能力人才的需求也不断增加，高校通信教学改革势在必行。在最初的通信原理实验设备中每个实验独立占用一块硬件资源，随着EDA技术的发展，实验设备厂商将CPLD/FPGA技术作为独立的一项实验内容，加入到通信原理实验设备中。FPGA技术具备集成度高、速度快和现场可编程的优势，适合高集成度和高速的时序运算。本文总结现有通信原理实验设备的优缺点，采用FPGA技术设计出集验证性和设计性于一体，具备较高的综合性和系统性的通信原理实验系统。 本系统提供了一个开放性的硬件、软件平台，从培养学生实际动手能力出发，利用FPGA在通用的硬件上实现所有实验内容。学生在本系统上除了能完成已固化的实验内容，还可以实现电子设计开发和验证。这对培养学生的实践能力大有裨益。 本文结合数字通信系统基本模型，把基于FPGA的通信原理实验系统划分为信号源模块、发送端模块、信道仿真模块、接收端模块和同步模块几部分。其中，模拟信号源采用DDS技术，能够生成非常高的频率精度，可作为任意波形发生器。发送端和接收端模块结合到一起组成多体制调制解调器，形成多频段、多波形的软件无线电系统。载波同步采用全数字COSTAS环提取技术，具备良好的载波跟踪特性，利用对载波相位不敏感 的Gardner算法跟踪位同步信号。 本文首先介绍了通信原理实验系统的研究现状和意义；然后根据通信系统模型从《通信原理》各个章节中提炼出各模块的实验内容，分别列出各实验的数字化实现模型；继而根据各模块资源需求选取合适FPGA芯片，并给出硬件设计方案；最后，给出各模块在FPGA上具体实现过程、系统测试结果及分析。测试和实际运行结果表明设计方法正确，且功能和技术指标满足设计要求。 关键词：通信原理，实验系统，FPGA，DDS，多体制调制解调，全数字COSTAS环，位同步
上传时间： 2013-07-07
上传用户：evil
随着微电子技术的高速发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择，基于FPGA的图像处理专用系统的研究将成为信息产业的新热点。 @@ 本文详细介绍了一种基于FPGA开发板的实时图像采集与显示系统，该系统由前端视频采集单元、图像存储单元、图像显示单元三部分组成。它的主要功能有：对摄像头送来的视频数据进行采集，并采用PHILIPS公司的专用视频解码芯片SAA7113将模拟视频转化成数字视频；将采集进来的数据存储到FPGA开发板内嵌的SDRAM中；采用PHILIPS公司的专用视频编码芯片SAA7121将数字视频信号转换为模拟信号送显示器输出。 @@ 系统在Quartus II 5.0、Model Sim6.0软件平台下开发并在硬件上得到实现，达到预期效果。FPGA实现图像采集显示是一种有效，简便、经济的方法，因此该课题具有广阔的应用前景和市场价值。 @@关键词：FPGA，I2C总线，视频采集，SDRAM，视频显示
上传时间： 2013-06-06
上传用户：rhl123
IIR数字滤波器是冲激响应为无限长的一类数字滤波器，是电子、通信及信号处理领域的重要研究内容，国内外学者对IIR数字滤波器的优化设计进行了大量研究。其中，进化算法优化设计IIR数字滤波器虽然取得了一定的效果，但是其也有自身的一些不足；另外，基于粒子群算法以及人工鱼群算法的IIR数字滤波器优化设计也取得了较好的效果。但这些方法都是将多目标优化问题转化为单目标优化问题，这种方法是将每个目标赋一个权值，然后将这些赋了权值的目标相加，把相加的结果作为目标函数，在此基础上寻找目标函数的最小值，这样做造成的问题是可能将其中的任何一种满足目标函数值最小的情况作为最优解，但实际上得到的不一定是最优解。也就是说，单目标的方法难以区分哪一种情况为最优解，这样的寻优模型从理论上来说是难以得到最优解的。另外，在将多目标转化为单目标时，各个目标的权值难以确定，而且最终只能得到唯一解。针对这些问题，本文在研究传统遗传算法、进化规划算法以及量子遗传算法的IIR数字滤波器优化设计的基础上，将重点研究IIR数字滤波器的粒子进化规划优化、遗传多目标优化以及量子多目标优化。另外，由于在通信系统中IIR数字滤波器有广泛应用，并且大量采用FPGA实现，多目标优化方法得到的滤波器性能也值得验证，因此，对多目标优化方法得到的IIR数字滤波器系数进行FPGA仿真验证有重要的现实意义。 @@ 论文的主要工作及研究成果具体如下： @@ 1.分析IIR数字滤波器的数学模型及其优化设计的参数；针对低通IIR数字滤波器，采用遗传算法及量子遗传算法对其进行优化设计，并给出相应的仿真结果及分析。 @@ 2.针对使用进化规划算法优化设计IIR数字滤波器时容易陷入局部极值的问题，研究粒子进化规划算法，并将其应用于IIR数字滤波器的优化设计，该算法将粒子群优化算法与进化规划算法相结合，继承了粒子群算法局部搜索能力强和进化规划算法遗传父代优良基因能力强的优点。将这种新的粒子进化规划算法应用于IIR低通、高通、带通、带阻数字滤波器的优化设计，显示了较好的效果。 @@ 3.优化设计IIR数字滤波器时，通常将多目标转化为单目标的优化问题，这种方法虽然设计简单，但是在将多目标转化为单目标时，各个目标的权值难以确定，而且最终只能得到唯一解，不能提供更多的有效解给决策者。针对常 用基于单目标优化算法的不足，在分析IIR数字滤波器优化模型和待优化参数的基础上，本文研究遗传算法的IIR数字滤波器多目标优化设计方法，该方法将多个目标值直接映射到适应度函数中，通过比较函数值的占优关系来搜索问题的有效解集，使用这种方法可以求得一组有效解，并且将多目标转化为单目标的优化方法得到的唯一解也能被包括在这一组有效解中。@@ 4.将量子遗传算法应用于IIR数字滤波器多目标优化设计，研究量子遗传算法的IIR数字滤波器多目标优化设计方法，并将优化结果与传统遗传算法的多目标优化方法进行了比较。仿真结果表明，在对同一种滤波器进行优化设计时，使用该方法得到的结果通带波动更小，过渡带更窄，阻带衰减也更大。 @@ 5.针对IIR数字滤波器的硬件实现问题，在对IIR数字滤波器的结构特征进行分析的基础上，分别采用遗传多目标优化方法量子多目标方法优化设计IIR数字滤波器的系数，然后针对两组系数进行了FPGA( Field-Programmable GateArray，现场可编程门阵列)仿真验证，并对两种结果进行了对比分析。 @@关键词：IIR数字滤波器；优化设计
上传时间： 2013-06-09
上传用户：熊少锋
激光打标是指利用高能量密度的激光束在物件表面作永久性标刻。激光打标以其“打标速度快、性能稳定、打标质量好”等优势，获得了日益广泛的应用。传统的激光打标系统一般是基于ISA总线或PCI总线的，运动控制卡必须插在计算机的PCI插槽内，且不支持热捅拔，影响了控制卡的稳定性；以单片机为主控制器的激光打标控制卡虽然成本低、运行可靠，但由于其运算速度慢、存储容量有限，限制了它的应用范围。 运动控制卡是激光打标系统的核心组成部分。本文设计了一种新型的基于USB总线，以FPGA为主控单元的振镜扫描式激光打标控制卡，它利用了USB总线高速、稳定、易用和FPGA资源丰富、处理能力强、易扩展等优点，将PC机强大的信息处理能力与运动控制卡的运动控制能力相结合，具有信息处理能力强、开放程度高、使用方便的特点。 本文首先介绍了激光打标的原理，激光打标技术的发展现状以及激光打标系统的组成结构。在对USB总线技术作了简要介绍后，详细讨论了激光打标控制卡的硬件电路设计，包括USB接口电路，FPGA主控单元电路，D/A单元电路，存储器电路，I/O接口电路等。接着对USB接口单元的固件程序和FPGA中USB接口功能模块、D/A写控制功能模块和SRAM读写控制功能模块的程序做了详细设计，通过软硬件调试，控制卡实现了USB通信，输出两路模拟信号，SRAM数据读写，数字量输入输出等功能。
上传时间： 2013-04-24
上传用户：prczsf
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
