Verilog；FPGA；

采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来

采用Verilog语言,实现了FPGA控制视频芯片的数据采集,并将数据按帧存储起来

标签： Verilog FPGA 语言控制

上传时间： 2013-09-01

上传用户：喵米米米
FPGA很有价值的27个实例

FPGA很有价值的27实例.rar\r\n包括 LED控制VHDL程序与仿真 2004.8修改.doc；\r\nLED控制VHDL程序与仿真；\r\nLCD控制VHDL程序与仿真 2004.8修改；\r\nLCD控制VHDL程序与仿真；\r\nADC0809 VHDL控制程序；\r\nTLC5510 VHDL控制程序；\r\nDAC0832 接口电路程序；\r\nTLC7524接口电路程序； \r\nURAT VHDL程序与仿真； \r\nASK调制与解调VHDL程序及仿真；\r\nFSK调制与解调VHD

标签： FPGA 价值

上传时间： 2013-09-01

上传用户：wqxstar
FPGA和PC机之间串行通信对输出正弦波频率的控制

1、利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、输出波形要求：在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz；在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。

标签： FPGA PC机串行通信输出

上传时间： 2013-09-06

上传用户：zhuimenghuadie
基于FPGA的八通道超声探伤系统设计

文中提出了一种基于FPGA的八通道超声探伤系统设计方案。该系统利用低功耗可变增益运放和八通道ADC构成高集成度的前端放大和数据采集模块；采用FPGA和ARM作为数字信号处理的核心和人机交互的通道。为了满足探伤系统实时、高速的要求，我们采用了硬件报警，缺陷回波峰值包络存储等关键技术。此外，该系统在小型化和数字化方面有显著提高，为便携式多通道超声检测系统设计奠定基础

标签： FPGA 八通道超声探伤系统设计

上传时间： 2013-11-07

上传用户：xaijhqx
高级FPGA设计结构、实现和优化

　　高级FPGA设计结构、实现和优化　　作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社　　学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。　　《高级FPGA设计：结构、实现也优化》以FPGA设计为主题，覆盖了实践过程中最可能遇到的深层次问题，并提供了经验指导。在某些方面，《高级FPGA设计：结构、实现也优化》能够取代有限的工业经历，免去读者学习的困难。这种先进的、实用的方法，成为此书的特色。

标签： FPGA

上传时间： 2013-11-01

上传用户：zhaiyanzhong
Arria V系列 FPGA芯片白皮书（英文）

　　Arria V系列 FPGA芯片基本描述　　（1）28nm FPGA，在成本、功耗和性能上达到均衡；　　（2）包括低功耗6G和10G串行收发器；　　（3）总功耗比6G Arria II FPGA低40%；　　（4）丰富的硬核IP模块，提高了集成度　　（5）目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。

标签： Arria FPGA V系列芯片

上传时间： 2013-10-26

上传用户：wsq921779565
基于FPGA的多功能多路舵机控制器的实现

伺服舵机作为基本的输出执行机构广泛应用于遥控航模以及人形机器人的控制中。舵机是一种位置伺服的驱动器，其控制信号是PWM信号.，利用占空比的变化改变舵机的位置，也可使用FPGA、模拟电路、单片机来产生舵机的控制信号旧。应用模拟电路产生PWM信号，应用的元器件较多，会增加电路的复杂程度；若用单片机产生PWM信号，当信号路数较少时单片机能满足要求，但当 PWM信号多于4路时，由于单片机指令是顺序执行的，会产生较大的延迟，从而使PWM信号波形不稳，导致舵机发生颤振。

标签： FPGA 多功能多路舵机

上传时间： 2014-12-28

上传用户：ainimao
Altera FPGA的选型及开发

本资料是关于Altera FPGA的选型及开发，内容大纲是：Altera的 FPGA体系结构简介；Altera的 FPGA选型策略；嵌入式逻辑分析工具SignalTAPII的使用；基于CPLD的FPGA配制方法。

标签： Altera FPGA 选型

上传时间： 2014-12-28

上传用户：hebanlian
FPGA连接DDR2的问题讨论

我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可更改？若能更改，则必须要满足什么条件下更改？生成的约束文件中，ADDR，data之间是否能调换？ 2、对DDR2数据、地址和控制线路的匹配要注意些什么？通过两只100欧的电阻分别连接到1.8V和GND进行匹配和通过一只49.9欧的电阻连接到0.9V进行匹配，哪种匹配方式更好？ 3、V4中，PCB LayOut时，DDR2线路阻抗单端为50欧，差分为100欧？Hyperlynx仿真时，那些参数必须要达到那些指标DDR2-667才能正常工作？ 4、若使用DDR2-667的SODIMM内存条，能否降速使用？比如降速到DDR2-400或更低频率使用？ 5、板卡上有SODIMM的插座，又有8片内存颗粒，则物理上两部分是连在一起的，若实际使用时，只安装内存条或只安装8片内存颗粒，是否会造成信号完成性的影响？若有影响，如何控制？ 6、SODIMM内存条(max:4GB)能否和8片分立器件(max:4GB)组合同时使用，构成一个(max:8GB)的DDR2单元？若能，则布线阻抗和FPGA的DCI如何控制？地址和控制线的TOP图应该怎样？ 7、DDR2和FPGA（VREF pin）的参考电压0.9V的实际工作电流有多大？工作时候，DDR2芯片是否很烫，一般如何考虑散热？ 8、由于多层板叠层的问题，可能顶层和中间层的铜箔不一样后，中间的夹层后度不一样时，也可能造成阻抗的不同。请教DDR2-667的SODIMM在8层板上的推进叠层？

标签： FPGA DDR2 连接问题讨论

上传时间： 2013-10-12

上传用户：han_zh
手把手教你学CPLD/FPGA与单片机联合设计(前3章)

　　手把手教你学CPLD/FPGA与单片机联合设计（前3章）　　作者：周兴华；出版社：北京航空航天大学出版社　　内容简介：本书以实践（实验）为主线，以生动短小的实例为灵魂，穿插介绍了Verilog HDL语言的语法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）设计开发编程。理论与实践紧密结合，由浅入深、循序渐进地引导读者进行学习、实验，这样读者学得进、记得牢，不会产生畏难情绪，无形之中就掌握了 CPLD／FPGA的联合设计。

标签： CPLD FPGA 手把手单片机

上传时间： 2013-10-31

上传用户：zczc