FPGA读写SD卡读取BMP图片通过LCD显示例程实验 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 实验简介在前面的实验中我们练习了 SD 卡读写，VGA 视频显示等例程，本实验将 SD 卡里的 BMP 图片读出，写入到外部存储器，再通过 VGA、LCD 等显示。本实验如果通过液晶屏显示，需要有液晶屏模块。2 实验原理在前面的实验中我们在 VGA、LCD 上显示的是彩条，是 FPGA 内部产生的数据，本实验将彩条替换为 SD 内的 BMP 图片数据，但是 SD 卡读取速度远远不能满足显示速度的要求，只能先写入外部高速 RAM，再读出后给视频时序模块显示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
标签： fpga
上传时间： 2021-10-27
上传用户：
一些verilog源代码程序。适合硬件设计的初学者
上传时间： 2021-12-07
上传用户：niejun0922
Multisim仿真Multisim数电模电仿真实例源码100例,08数控本二 07.ms1010-10-4串联型直流稳压电路(2).ms724小时时钟（full）改.ms104位数字频率计.ms10559.ms10ADC电压显示1.ms12BIN2BCD电路.ms10FM解调.ms14FM解调.ms14 (Security copy)LED调光电路.pdsprjLM324简-易-电-子-琴-.ms10MC1496应用2.ms10Multisim 13.0仿真OP07CP两级放大.rarMUltisim 仿真作品集.zipOCL功率放大器电路.ms12OP07CP两级差动放大.ms13TL494 5V DC-DC.ms14UC3843升压控制电路.ms14UC3843芯片的DC-DC升压电路.ms14XUNKE936防静电焊台电路图.ms12zhongji电路.ms10三极管单按钮开关电路.ms10三极管线性稳压电路.ms10三相电源错相、断相保护电路.ms10乘法器.ms14交流电源防盗报警器.ms14交通信号灯_X.ms12交通灯（74LS163、74LS153、74LS74）.ms13倒计时定时器 (1).ms10倒计时定时器.ms10倒计时定时器A【74LS161 74LS192】.ms10六路20秒声光显示计分抢答器.ms14减法.ms12四种波形发生器-741.ms14四路20秒声光显示计分抢答器.ms14四路带计分系统抢答器.rar四路流水灯.ms10四阶带通滤波.ms14四阶带通滤波.ms14 (Security copy)多色流水灯.ms10字发生+共阳数码管显示电路.ms10小信号放大电路.ms10差分比例电路+比例放大.ms14抢答器 (1).ms10抢答器.ms10数字时钟设计2.ms12数字电子钟仿真电路图.ms10数字电子钟仿真电路图2X.ms10数字钟X.ms10数字频率计(带量程).ms14数字频率计.ms10李萨如图.ms10模拟打兵乓球电路.ms10汽车尾灯控制电路2.ms10汽车尾灯显示控制电路.ms10汽车指示灯设计孙昱.docx混沌电路.ms10火灾报警.jpg电容测量电路.ms10电机正反转接触器应用.ms12电路2.ms10电路3.ms10电风扇.ms10简易洗衣机.ms10简易洗衣机2.ms10简易洗衣机2当.ms14篮球30秒计时器_X.ms13设计1.ms14设计2.ms14设计2.ms14 (Security copy)设计201405292100八路抢答器.ms10设计201405301500骰子模拟电路.ms10设计201406252300多色流水灯.ms10设计21.ms14设计3.ms14设计3.ms14 (Security copy)路灯节能控制.ms10输出电压可调的稳压源.ms14输出电压可调的稳压源.ms14 (Security copy)锁相环.ms7音量控制电路.ms10音频IRF610耳放.ms13音频功率放大器.ms14
标签： multisim
上传时间： 2021-12-12
上传用户：
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
基于QuartusII的同步计数器设计这是一份非常不错的资料，欢迎下载，希望对您有帮助！
上传时间： 2021-12-24
上传用户：得之我幸78
ADS8329 Verilog fpga 驱动源码，2.7V 至 5.5V 16 位 1MSPS 串行模数转换器 ADC芯片ADS8329数据采集的verilog代码，已经用在工程中，可以做为你的设计参考。( input clock, input timer_clk_r, input reset, output reg sample_over, output reg ad_convn, input ad_eocn, output reg ad_csn, output reg ad_clk, input ad_dout, output reg ad_din, output reg [15:0] ad_data_lock);reg [15:0] ad_data_old;reg [15:0] ad_data_new; reg [19:0] ad_data_temp; reg [15:0] ad_data;reg [4:0] ad_data_cnt;reg [4:0] ad_spi_cnt; reg [5:0] time_dly_cnt; parameter [3:0] state_mac_IDLE = 0, state_mac_0 = 1, state_mac_1 = 2, state_mac_2 = 3, state_mac_3 = 4, state_mac_4 = 5, state_mac_5 = 6, state_mac_6 = 7, state_mac_7 = 8, state_mac_8 = 9, state_mac_9 = 10, state_mac_10 = 11, state_mac_11 = 12, state_mac_12 = 13, state_mac_13 = 14, state_mac_14 = 15; reg [3:0] state_curr;reg [3:0] state_next;
上传时间： 2022-01-30
上传用户：1208020161
模电实验Protel工程电路原理图及PCB文件
上传时间： 2022-02-24
上传用户：
广和通4G模组资料FIBOCOM_L716-CN系列硬件用户手册
标签： 4G模组
上传时间： 2022-03-24
上传用户：
产品特性介绍AFE 特性■ 集成硬件过充电保护功能 - 独立PF管脚输出低电平■ 集成硬件放电短路保护功能■ 集成平衡开关■ 集成充电器检测功能■ 集成负载检测功能■ 集成充放电状态检测功能■ 集成小电流唤醒功能■ 集成WatchDog/Reset功能■ 集成Alarm功能■ 集成负端NMOS驱动(放电PWM调控)■ 支持电芯乱序上电■ 2通道温度采集■ 12-bit VADC电压采集■ 13-bit Ʃ-∆ CADC电流采集■ 集成LDO模块：3.3V/25mA@MAX■ 集成TWI通讯(CRC-8，10KHz~400KHz)■ 低功耗模式 - 正常模式≤70uA@25℃ - PowerDown模式≤1uA@25℃■ 工作电压 - 8V~50V(VBAT端口)MCU 特性■ 基于8051指令流水线结构的8位单片机 - CPU机器周期：1个振荡周期■ Flash ROM：64K字节■ RAM：内部256字节，外部2816字节■ 类EEPROM：最大4096字节（代码选项可选）■ 内部RC振荡器：24MHz（±1%）/128K（±10%）■ I/O内建上拉电阻（30kΩ）■ 1个16位定时器/计数器T3■ 3个16位PCA0、PCA1、PCA2各含2个比较/捕捉单元■ 3路12位PWM定时器■ SPI接口（主从模式）■ TWI接口（主从模式）■ 内建数字逻辑可配置模块（LCM）■ 3路增强型UART（3V/5V通讯）（自带波特率的uart通讯）■ 11通道12位模数转换器（ADC）■ 内建CRC校验模块，校验空间大小可选■ 看门狗定时器（WDT）■ 预热计数器■ 中断源 - 定时器3，PCA0-2，外部中断1-2，外部中断4：6输入 - ADC，EUART，SPI，PWM，SCM，CRC，TWI，LPD■ 低功耗工作模式：空闲模式/掉电模式■ 工作电压：VDD = 2.7V - 5.5V■ 封装： - LQFP 64L
上传时间： 2022-03-24
上传用户：qingfengchizhu
针对NBA比赛规则,提出了一种基于Proteus的篮球赛24秒倒计时器总体方案,详细设计了各个模块电路,分析了电路的工作原理。通过设计秒脉冲信号发生器电路、递减计数器电路、译码显示电路,完成了对篮球赛24秒倒计时器的电路设计。基于Proteus完成篮球赛24秒倒计时器仿真,实现了24秒倒计时、随时置数、自动报警等功能。通过增加独立按键电路和编码器电路对篮球赛24秒倒计时器进行改进,实现了能够任意置数的功能。
标签： proteus
上传时间： 2022-04-03
上传用户：d1997wayne
