Verilog+Code全部资料 - 虫虫开发者社区

usb1.1的verilog源代码。以及其测试仿真文件，现在很难找其测试文件既testbench

2013-12-15 91 Verilog+Code

拿verilog编写的som(自适应神经网络算法)，用于障碍物检测，基于FPGA可综合实验，已经在altera的cylcone上实现

2014-01-27 183 Verilog+Code

2016-04-27 147 Verilog+Code

这是一个通用可编程接口的Verilog代码，可以设置触发条件，设置为电平方式、边沿方式。可以屏蔽不用的口。

2014-12-07 155 Verilog+Code

一个用verilog实现的fpga上的uart接口模块，包括测试模块和实体，并实现了输出接口和状态接口。

2014-07-19 146 Verilog+Code

2016-05-13 196 Verilog+Code

2016-05-13 175 Verilog+Code

FPGA VERILOG 用DCFIFO实现跨时钟域的数据传输，已验证，直接可用

2014-01-07 131 Verilog+Code

2013-11-30 69 Verilog+Code

2013-12-15 103 Verilog+Code

Verilog+Code