VITERBI
共 251 篇文章
VITERBI 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 251 篇文章，持续更新中。
级联编码在卫星通信中的应用及FPGA实现.rar
对某通信车载站接收机的级联编译码方法及其FPGA实现方法进行了研究，并最终用FPGA实现它，用于实际设备中。 首先介绍了系统的总体设计方案，接着分别分析了RS码、交织码和卷积码的编码及译码原理并给出其数学公式，详细介绍了RS译码器及全并行Viterbi译码器硬件实现方法，然后给出了整个系统基于Altera的FPGA的硬件具体实现方法，并在QuartusⅡ平台上对此仿真以及在Matlab平台上对结果
网格编码调制技术的FPGA实现.rar
在传统的数字传输系统中，纠错编码与调制是各自独立设计并实现的，译码与解调也是如此。80年代初，Ungerboeck根据调制解调与纠错编码的特点，提出了一种新的思想，称作网格编码调制，记为TCM。它是将调制解调与纠错编码当成一个整体来设计。它的中心思想是：采用编码方法将信号空间做最佳分割，使已调信号矢量端点间有最大的距离。这样就可以在相同发射功率、相同有效性的条件下提高信息传输的可靠性，特别适用于频
DVB信道编解码算法研究与FPGA实现.rar
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输
高速Viterbi译码器的FPGA实现.rar
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然
IEEE80211信道编解码及交织解交织的FPGA实现.rar
随着纠错编码理论研究的不断深入，纠错码的实际应用越来越广泛。卷积码作为其中重要的一种，已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码，编、译码器易于实现，且具有较强的纠错能力。 本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交织解交织及其软判决高速Viterbi译码的实现问题。 首先介绍了IEEE 802.11无线局域网标准及规范，然后介绍了信道编解码中卷积
基于FPGA的卷积编码和维特比译码的研究与实现.rar
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复
（2，1，9）软判决Viterbi译码器的设计与FPGA实现.rar
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上
基于FPGA的CDMA基站基带系统的建模与设计.rar
移动通信是目前通信技术中发展最快的领域之一，CDMA技术凭借其良好的抗噪性、保密性和低功率等优势成为第三代移动通信的关键技术。目前大规模可编程逻辑器件FPGA为CDMA移动通信系统的设计提供了新的技术手段。 本文在深入分析CDMA通信系统的原理和特点的基础上，提出了CDMA基站基带系统的总体设计方案，论述了CDMA基站基带系统前向链路和反向链路中各个信号处理模块的工作原理，对CRC编码模块、卷积编
DVBT系统中内编解码模块的软件仿真与FPGA实现.rar
数字电视按传输方式分为地面、卫星和有线三种。其中，DVB-S和DVB-C这两个全球化的卫星和有线传输方式标准，目前已作为世界统一标准被大多数国家所接受。而对于地面数字电视广播标准，经国际电讯联盟(ITU)批准的共有三个，包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial，数字视频地面广播)标准、美国的ATSC(Advanced Television
基于IEEE80211a的码元同步和编译码的FPGA实现.rar
凭借在多径信道中高速传输信号的能力，以及均衡简单、抗脉冲噪声和高频谱利用率的优点，正交频分复用(OFDM)技术在无线通信领域得到越来越广泛的应用，并且有望成为第四代移动通信系统的核心技术。 但是OFDM技术也存在一些缺点，一个主要缺点是对同步误差十分敏感，当存在同步误差时，子载波之间的正交性遭受破坏，从而引起严重的符号间干扰(IsD和子载波间干扰(ICI)，使解调性能大大下降，因此精确的同步对于O
可配置的Viterbi译码器的FPGA实现.rar
卷积码作为一类重要的前向纠错码，同具有最大似然译码特性的Viterbi译码算法，广泛应用于各种数字通信系统。随着通信技术的持续发展，产生了许多新技术和新标准。不同的通信标准采用不同的卷积码，以往固定参数的Viterbi译码核已不能满足应用的需要。兼容不同通信标准，支持参数动态配置的Viterbi译码核的设计与实现，具有重要的研究价值。 本文以WiMAX、LTE和UMB无线接入标准为背景，在分析了V
基于CSP理论的Viterbi模块在FPGA上的实现.rar
Soc技术已经成为电路设计中主要方法。整个系统功能的实现是在一个大规模的集成电路上。这个集成电路可能包含了数字、射频、模拟以及其它的功能。Soc技术的优点在于它能将电路的设计从底层电路级推向系统级，使设计者可以将更多的精力放在对IP模块的选择以及内部连接结构上。而一个系统级的IP-core可以看作是由多个模块IP-core通过内部的总线连接而成。 一个IP-core网络可能遭遇稳定性的问题，比如死
基于FPGA的Viterbi译码器设计与实现.rar
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现
数字电视融合方案信道估计与均衡的仿真与FPGA验证.rar
本文是根据国家地面数字电视联合技术工作组提出的地面数字电视融合方案(2005年3月稿)中关于信道估计与均衡模块的设计而撰写的。针对在多载波系统中，良好的接收及误码率性能要求准确的信道估计和均衡这个问题，论文首先简要介绍了当今国内外各个地面数字传输标准与其各自的信道估计方式、估计的前提条件——多载波OFDM技术，以及融合方案发射端结构。在此基础上重点描述了该方案中多载波传输部分里一种基于PN序列的时
UWB中Viterbi译码器的FPGA设计与实现.rar
超宽带(UwB)是一种采用ns级脉冲信号宽度、占用GHz级信号频谱、发送功率极低、适用于短距离的无线通信技术.以高分辨率、高截获率、信息含量大和能探测隐蔽目标等优点而成为无线通信领域研究和开发的一个热点.由于超宽带信号发射功率低、信息含量大,容易受到各种干扰,因此降低数据传输的误码率,提高通信的抗干扰能力是一个关键问题,通常采用信道编码来提高通信系统信息传输的可靠性.UWB系统采用IEEE 802
IEEE 802.11信道编解码及交织解交织的FPGA实现
随着纠错编码理论研究的不断深入，纠错码的实际应用越来越广泛。卷积码作为其中重要的一种，已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码，编、译码器易于实现，且具有较强的纠错能力。 本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交织解交织及其软判决高速Viterbi译码的实现问题。 首先介绍了IEEE 802.11无线局域网标准及规范，然后介绍了信道编解码中卷积
基于IEEE80211a的OFDM基带传输系统的研究及其部分模块的FPGA实现
IEEE802旗下的无线网络协议引领了无线网络领域的新革命，其不断提升的速度优势满足了人们对于高速无线接入的迫切要求，在这其中，OFDM技术所起的作用不可小觑。随着FPGA、信号处理和通信技术的发展，OFDM的应用得到了长足的进步。在此情况下，以OFDM技术为核心实现数据传输的原型机系统显得应情应景而且必要。 本课题在深入理解OFDM技术的同时，结合相应的EDA工具对系统进行建模并基于IEEE80
参数化Viterbi译码器的FPGA实现
本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不同的译码器用于不同的系统。 本文的创新之处在于,针对FPGA的内部
Matlab下实现的用于语音识别的一些算法
·详细说明：matlab下实现的用于语音识别的一些算法，包括hmm参数提取，viterbi识别算法，mfcc参数提取算法，端点检测算法等，对于做语音识别的来说都是很有用的.文件列表: cdhmm .....\baum.m .....\getparam.m .....\hmm.mat .....\inithmm.m
基于FPGA的viterbi译码设计及Verilog代码
viterbi译码算法是一种卷积码的解码算法。优点不说了。缺点就是随着约束长度的增加算法的复杂度增加很快。约束长度N为7时要比较的路径就有64条，为8时路径变为128条。 (2