VHDL-CPLD

用VHDL语言在FPGA或者CPLD上实现任意波形的产生

用VHDL语言在FPGA或者CPLD上实现任意波形的产生

标签： VHDL FPGA CPLD 语言

上传时间： 2013-12-18

上传用户：playboys0
cpld入门教材. 介绍基本vhdl语法.适合快速入门理解含有cpld器件的电路板.

cpld入门教材. 介绍基本vhdl语法.适合快速入门理解含有cpld器件的电路板.

标签： cpld vhdl 入门教快速入门

上传时间： 2016-02-11

上传用户：eclipse
深圳优龙公司PXA270的cpld的vhdl逻辑代码

深圳优龙公司PXA270的cpld的vhdl逻辑代码，

标签： cpld vhdl PXA 270

上传时间： 2014-01-04

上传用户：kernaling
本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.

本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用VHDL语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.

标签： COOLRUNNER CPLD VHDL 分

上传时间： 2013-12-18

上传用户：shawvi
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。一、功能说明已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停可以随时记时、暂停后记录数据。待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。【注意】秒表为后来添加功能，所以有很多功能不成熟！

标签： CPLD VHDL 芯片时钟源

上传时间： 2014-01-02

上传用户：LIKE
FPGA/CPLD VHDL语言实现SPI

FPGA/CPLD VHDL语言实现SPI，拥有两种模式，FPGA/CPLD即可工作在主机模式，又可工作在从机模式

标签： FPGA CPLD VHDL SPI

上传时间： 2016-02-26

上传用户：541657925
FPGA/cpld 控制显示器显示 VHDL源码内有测试程序

FPGA/cpld 控制显示器显示 VHDL源码内有测试程序

标签： FPGA cpld VHDL 控制显示器

上传时间： 2016-02-26

上传用户：jichenxi0730
CPLD lattice1032 VHDL实现交通灯控制！

CPLD lattice1032 VHDL实现交通灯控制！

标签： lattice CPLD 1032 VHDL

上传时间： 2016-03-01

上传用户：王楚楚
atmel公司arm926 开发办cpld源代码vhdl写的

atmel公司arm926 开发办cpld源代码vhdl写的，供大家参考

标签： atmel cpld vhdl arm

上传时间： 2014-03-02

上传用户：huyiming139
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考

VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考

标签： VHDL FPGA CPLD 硬件描述语言

上传时间： 2016-03-16

上传用户：nanfeicui