基于vhdl的6进制计数器模块
基于vhdl的6进制计数器模块,实现0-5计数...
基于vhdl的6进制计数器模块,实现0-5计数...
基于vhdl的10进制计数器模块,实现0-9计数...
用vhdl语言编写的MCU8051模块,结构清晰,十分有用...
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真...
HDLC通信模块发送接收模块VHDL源码...
A/D采样控制模块设计 A/D采样控制模块负责控制外部ADC0809芯片多路模拟输入量的选通以及实现对A/D采样过程的合理控制。此部分的设计根据《EDA技术与VHDL》P211——P212的例8...
VHDL设计的高速图像采集模块源码,离散余弦变换,图像压缩与编码源码...
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块....
VHDL 源码模块,可以实现最经典原PWM,可以用于电源,电机的控制...
基于VHDL的定时计数芯片的设计 通过模块化,状态图设计实现定时芯片...