📚 VERILOG技术资料

📦 资源总数：3077

📄 技术文档：2

💻 源代码：19564

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

🔥 VERILOG热门资料

查看全部3077个资源 »

verilog hdl编写,六段流水线CPU.程序完整

verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写...

📅 2013-12-10

verilog hdl CPU 编写

数字边沿鉴相器 verilog源程序

数字边沿鉴相器 verilog源程序...

📅 2014-12-07 👤 爺的气质

verilog 数字鉴相器源程序

Verilog and VHDL状态机设计

Verilog and VHDL状态机设计，英文pdf格式 State machine design techniques for Verilog and VHDL Abstract : Designing a synchronous finite state Another way of ...

📅 2013-12-19 👤 change0329

Verilog VHDL and 状态

Verilog 程序例子王金明：《Verilog HDL程序设计教程》程序例子

Verilog 程序例子王金明：《Verilog HDL程序设计教程》程序例子，带说明。...

📅 2014-01-08 👤 star_in_rain

Verilog HDL 程序教程

用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波

用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效三、输入信号说明：输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK...

📅 2013-12-02 👤 wang0123456789

verilog 2MHz DIN CLK

📄 VERILOG技术文档

查看更多 »

Verilog 程序例子王金明：《Verilog HDL程序设计教程》程序例子

Verilog HDL 程序

Verilog教程中文版

Verilog 教程

💻 VERILOG源代码

查看更多 »

verilog-perl.pod

verilog实现序列10010检测.txt

(0651)verilog hdl硬件描述语言.txt

📂 VERILOG资料分类

🔥 热门资料查看最受欢迎的资源 📄 技术文档技术手册与Datasheet 💻 源代码程序代码与工程文件 📚 全部资料 3077 个资源