📚 VERILOG技术资料

📦 资源总数：3077
💻 源代码：19564
🔌 电路图：1
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

🔥 VERILOG热门资料

查看全部3077个资源 »

verilog实现，UDP描述带有异步复位的正边沿触发D触发器，test测试通过...

📅 👤 yulg
verilog

verilog实现，串转并通过fifo再并转串，可以满足输入速率自由输出的一半时，输出仍可持续发送...

📅 👤 妄想演绎师
verilog

💻 VERILOG源代码

查看更多 »
💻
verilog-perl.pod
💻
verilog实现序列10010检测.txt
💻
verilog.log
💻
verilog.log
💻
verilog.log
💻
(0651)verilog hdl硬件描述语言.txt
📂 VERILOG资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 🔌 电路图 原理图PCB布局 📚 全部资料 3077 个资源