📚 VERILOG技术资料

📦 资源总数：4703
💻 源代码：10000
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]

🔥 VERILOG热门资料

查看全部4703个资源 »

Verilog_HDL硬件描述语言入门及提高-Verilog_HDL entry and increase hardware description language...

👤 yxgi5 ⬇️ 188 次下载
Verilog_HDL

verilog实现一个AGC模块，信号输入位宽16位，通过统计64个输入完成其功率的统计，然后根据功率大小对信号进行缩放。...

👤 sc965382896 ⬇️ 31 次下载
verilog AGC

💻 VERILOG源代码

查看更多 »
💻
verilogʵ
💻
verilog
💻
verilog
💻
verilog
💻
verilog
💻
verilog
📂 VERILOG资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 4703 个资源