VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,161 份资源

VERILOG 全部资料 3,161 份

PDF文档

FIFO的verilog描述

FIFO的verilog描述...

47 次

PDF文档

verilog for full_adder

verilog for full_adder...

102 次

PDF文档

RAm的 verilog描述

RAm的 verilog描述，在Quartus中验证正确，可根据程序改成其他参数...

115 次

PDF文档

dpll的verilog代码

dpll的verilog代码，完成数字锁相。用于时钟对准，位同步。...

184 次

PDF文档

verilog coding study book ---)

verilog coding study book ---)...

123 次

PDF文档

Verilog code for Digital lock

Verilog code for Digital lock...

121 次

PDF文档

a verilog programmed divide unit

a verilog programmed divide unit...

103 次

PDF文档

an up down counter in verilog

an up down counter in verilog...

102 次

PDF文档

uart using verilog hdl

uart using verilog hdl...

35 次

PDF文档

example of some verilog code

example of some verilog code...

132 次

«
35
36
37
38
39
40
41
42
43
44
»

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]