VERILOG

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...

共 3,161 份资源

VERILOG 全部资料 3,161 份

PDF文档

verilog参考手册

verilog参考手册，可以查找相应的函数，很好用。...

104 次

PDF文档

用verilog语言编写

用verilog语言编写，一个8-bit ALU，可以完成按字节的+、-和与、或、非操作...

166 次

PDF文档

lms的verilog代码

lms的verilog代码，我找了好久在才找的的，好东西，大家一起学习...

176 次

PDF文档

verilog 串口接收程序

verilog 串口接收程序，在ACTEL Fusion FPGA上实验成功和大家一起分享！^_^...

25 次

PDF文档

DES encryption for verilog program

DES encryption for verilog program...

53 次

PDF文档

键盘扫描verilog代码

键盘扫描verilog代码...

109 次

PDF文档

Full adder using Verilog

Full adder using Verilog...

155 次

PDF文档

FIFO电路Verilog实现

FIFO电路Verilog实现...

176 次

PDF文档

Comparison of VHDL Verilog and SystemVerilog

Comparison of VHDL Verilog and SystemVerilog...

27 次

PDF文档

verilog示例程序

verilog示例程序，很有实验和参考价值...

44 次

«
31
32
33
34
35
36
37
38
39
40
»

VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。[1]