PDF文档
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。...
VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
共 3,086 份资源
VERILOG 全部资料 3,086 份
PDF文档
具备GMII接口和ARP协议功能的千兆以太网控制器。经过Xilinx SPATAN-III FPGA验证, Verilog描述
具备GMII接口和ARP协议功能的千兆以太网控制器。经过Xilinx SPATAN-III FPGA验证, Verilog描述...
PDF文档
使用FPGA控制蜂鸣器的程序,用Verilog HDL设计,可以是蜂鸣器发出各种不同的声音
使用FPGA控制蜂鸣器的程序,用Verilog HDL设计,可以是蜂鸣器发出各种不同的声音...
PDF文档
产生sinx＋cosx波形 用于正交调制得测试信号 一次输出正交和同相分量 verilog语言
产生sinx＋cosx波形 用于正交调制得测试信号 一次输出正交和同相分量 verilog语言...
PDF文档
这是华为使用的内部培训教程！ 本文主要介绍了Verilog HDL 语言的一些基本知识
这是华为使用的内部培训教程！ 本文主要介绍了Verilog HDL 语言的一些基本知识，目的是使初学者能够迅速掌 HDL 设计方法，初步了解并掌握Verilog HDL语言的基本要素，能够读懂简单...