VERILOG
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignA...
VERILOG 全部资料 3,086 份
這是一個DWT的Verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸
這是一個DWT的Verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸...
用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。
用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。...
RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通
RS232 verilog coding 全参数化设计 可以自己设定波特率 时钟频率等 完全FPGA实现调通...
数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件
数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件，是学习verilog HDL的很好的参考资料。...
由ISE开发的FPGA工程文件，显示相关，包括视频接口，用Verilog开发，可以参考学习
由ISE开发的FPGA工程文件，显示相关，包括视频接口，用Verilog开发，可以参考学习...
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL....