VERILOG hdl

本原码是基于VERILOG hdl语言的FPGA原程序

本原码是基于VERILOG hdl语言的FPGA原程序，主要用于测频率，特点主要是可以更快地测频。实时性更高。

标签： Verilog FPGA HDL 语言

上传时间： 2015-08-04

上传用户：15071087253
本原码是基于VERILOG hdl语言编写的

本原码是基于VERILOG hdl语言编写的，实现了SPI接口设计，可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.

标签： Verilog HDL 语言编写

上传时间： 2015-08-04

上传用户：mikesering
本文件提供了用VERILOG hdl语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

本文件提供了用VERILOG hdl语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

标签： verilog 加法器 HDL 进位

上传时间： 2013-12-17

上传用户：ynwbosss
VERILOG hdl原码一种简单的同步FIFO原码

VERILOG hdl原码一种简单的同步FIFO原码，可以被综合

标签： verilog FIFO HDL

上传时间： 2013-12-28

上传用户：qwe1234
advanced digital design with the VERILOG hdl

advanced digital design with the VERILOG hdl

标签： advanced digital verilog design

上传时间： 2013-12-15

上传用户：爺的气质
VERILOG hdl实现先进先出栈

VERILOG hdl实现先进先出栈，不含测试文件

标签： verilog HDL 栈

上传时间： 2015-08-20

上传用户：rocwangdp
VERILOG hdl是一种硬件描述语言

VERILOG hdl是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模，想学习的这个资料对你有用。

标签： Verilog HDL 硬件描述语言

上传时间： 2015-09-02

上传用户：zhaoq123
VERILOG hdl硬件描述语言

VERILOG hdl硬件描述语言，徐振林编著。pdf格式。

标签： Verilog HDL 硬件描述语言

上传时间： 2014-12-04

上传用户：tianyi223
VERILOG hdl 编写的PWM

VERILOG hdl 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10

标签： verilog HDL PWM 编写

上传时间： 2015-09-05

上传用户：gdgzhym
VERILOG hdl硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型

VERILOG hdl硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型化.PDF 08行为建模.PDF 09结构建模.PDF 10其它论题.PDF 11验证.PDF 12建模实例.PDF 13语法参考.PDF

标签： HDL Verilog 模型

上传时间： 2013-12-28

上传用户：Andy123456

VERILOG hdl

本原码是基于VERILOG hdl语言的FPGA原程序

本原码是基于VERILOG hdl语言编写的

本文件提供了用VERILOG hdl语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

VERILOG hdl原码一种简单的同步FIFO原码

advanced digital design with the VERILOG hdl

VERILOG hdl实现先进先出栈

VERILOG hdl是一种硬件描述语言

VERILOG hdl硬件描述语言

VERILOG hdl 编写的PWM

VERILOG hdl硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型