非常号的Verilog HDL教学源码，大家多
标签： Verilog HDL 源码
上传时间： 2014-01-06
上传用户：plsee
pci接口的verilog原代码,定义了pci接口所需要的全部引脚
标签： pci verilog 接口 代码
上传时间： 2016-02-11
上传用户：jeffery
QVGA的Timing verilog 描述
标签： verilog Timing QVGA
上传用户：Avoid98
verilog行为建模PDF中文版本 verilog行为建模PDF中文版本
标签： verilog 建模 版本
上传时间： 2014-01-27
上传用户：daguda
verilog结构PDF中文版本 verilog结构PDF中文版本
标签： verilog 版本
上传用户：semi1981
用Verilog编写crc校验码，包括8位，12位，16位，32位，非常实用
标签： Verilog crc 编写 校验码
上传用户：asddsd
Synchronous read write RAM verilog。经过modelsim se仿真。
标签： Synchronous modelsim verilog write
上传时间： 2013-12-19
上传用户：zhenyushaw
Content Addressable Memory 的verilog源代码。经过modelsim仿真。
标签： Addressable modelsim Content verilog
上传时间： 2013-12-31
上传用户：czl10052678
Verilog HDL 高级数字设计源码 _chapter4
标签： Verilog chapter HDL 数字设计
上传时间： 2014-01-03
上传用户：cooran
Verilog HDL 高级数字设计源码 _chapter5
上传时间： 2013-12-26
上传用户：agent
